特征

•低電流消耗：占空比模式下低至120μA（典型值）

•寬電源范圍：2.3伏至5.5伏

•可編程增益：1 V/V至128 V/V

•可編程數(shù)據(jù)速率：高達(dá)2 kSPS

•20 SPS時(shí)16位無噪聲分辨率

•同時(shí)抑制50Hz和60Hz，20個(gè)單周期數(shù)字濾波器

•雙匹配可編程電流源：50μA至1500μA

•內(nèi)部2.048-V參考：5 ppm/°C（典型）漂移

•內(nèi)部2%精度振蕩器

•內(nèi)部溫度傳感器：0.5°C（典型值）精度

•兩個(gè)差分或四個(gè)單端輸入

•SPI™-兼容接口

•包裝：3,5-mm×3,5-mm×0,9-mm QFN

應(yīng)用

•溫度傳感器：

–熱電偶式溫度計(jì)

–電阻式溫度檢測器（RTD）2線、3線或4線類型

•電橋傳感器

•便攜式儀器

•工廠自動化和過程控制

說明

ADS1120是一種精密的16位模數(shù)轉(zhuǎn)換器（ADC），它提供了許多集成功能，以降低系統(tǒng)成本和測量小傳感器信號的應(yīng)用中的組件數(shù)量。該器件具有兩個(gè)差分或四個(gè)單端輸入，通過一個(gè)靈活的輸入多路復(fù)用器（mux）、一個(gè)低噪聲、可編程增益放大器（PGA）、兩個(gè)可編程勵(lì)磁電流源、一個(gè)基準(zhǔn)電壓源、一個(gè)振蕩器、一個(gè)低壓側(cè)開關(guān)和一個(gè)精密溫度傳感器。

該設(shè)備可在單周期沉降的情況下以每秒2000個(gè)樣本（SPS）的數(shù)據(jù)速率進(jìn)行轉(zhuǎn)換。在20 SPS，數(shù)字濾波器提供同時(shí)50赫茲和60赫茲的抑制噪聲的工業(yè)應(yīng)用。內(nèi)部PGA提供高達(dá)128 V/V的增益。這種PGA使ADS1120非常適合測量小傳感器信號的應(yīng)用，例如電阻溫度檢測器（RTD）、熱電偶、熱敏電阻和電橋傳感器。當(dāng)使用PGA時(shí)，該設(shè)備支持偽差分或全差分信號的測量。或者，該器件可以被配置為在提供高輸入阻抗的同時(shí)繞過內(nèi)部PGA，并獲得高達(dá)4v/V的增益，允許單端測量。

在禁用PGA的占空比模式下工作時(shí)，功耗低至120μA。通過模式1 SPI兼容接口建立與設(shè)備的通信。ADS1120采用無鉛QFN-16或TSSOP-16封裝，其溫度范圍為-40°C至+125°C。

訂購信息

有關(guān)最新的軟件包和訂購信息，請參閱本文檔末尾的軟件包選項(xiàng)附錄。

SPI時(shí)序特性

（1） 、在TA=–40°C到+125°C，DVDD=2.3 V到5.5 V，雙負(fù)載=20 pF | 10 kΩ到DGND，除非另有說明。

（2） 、如果在13955·tMOD（正常模式，占空比模式）或27910·tMOD（渦輪模式）內(nèi)沒有發(fā)送完整的命令，串行接口復(fù)位，下一個(gè)SCLK脈沖開始新的通信循環(huán)。tMOD=1/fMOD。使用內(nèi)部振蕩器或外部4.096-MHz時(shí)鐘時(shí)，調(diào)制器頻率（fMOD）在正常和占空比模式下為256 kHz，在turbo模式下為512 kHz。

典型特征

在TA=+25°C，AVDD=3.3 V，AVSS=0 V，使用外部VREF=2.5 V啟用PGA，除非另有說明。

噪聲性能

Delta-sigma（Δ∑）模數(shù)轉(zhuǎn)換器（adc）基于過采樣原理。Δ∑ADC的輸入信號以高頻（調(diào)制器頻率）采樣，然后在數(shù)字域中濾波和抽取，以在相應(yīng)的輸出數(shù)據(jù)速率下產(chǎn)生轉(zhuǎn)換結(jié)果。調(diào)制器頻率與輸出數(shù)據(jù)速率之比稱為過采樣比（OSR）。通過提高OSR，從而降低輸出數(shù)據(jù)速率，可以優(yōu)化ADC的噪聲性能。換句話說，當(dāng)降低輸出數(shù)據(jù)速率時(shí)，輸入端的噪聲降低，因?yàn)閮?nèi)部調(diào)制器的更多樣本被平均以產(chǎn)生一個(gè)轉(zhuǎn)換結(jié)果。增加增益還可以減少輸入?yún)⒖荚肼暎@在測量低電平信號時(shí)特別有用。

表1至表4總結(jié)了設(shè)備噪聲性能。使用內(nèi)部2.048-V基準(zhǔn)，數(shù)據(jù)代表TA=+25°C時(shí)的典型噪聲性能。顯示的數(shù)據(jù)是單個(gè)設(shè)備在大約0.75秒的時(shí)間內(nèi)平均讀數(shù)的結(jié)果，并在輸入端內(nèi)部短路的情況下進(jìn)行測量。表1和表3列出了所示條件下的輸入?yún)⒖荚肼暎▎挝唬害蘓RMS）。請注意，括號中顯示了μVPP值。表2和表4列出了使用等式1從μVRMS值計(jì)算的有效位數(shù)（ENOB）中的相應(yīng)數(shù)據(jù)。注意，從峰值到峰值噪聲值計(jì)算的無噪聲位顯示在括號中。

輸入?yún)⒖荚肼暎ū?和表3）僅在使用外部低噪聲基準(zhǔn)（如REF5020）時(shí)發(fā)生微小變化。當(dāng)使用2.048 V以外的參考電壓時(shí)，要計(jì)算ENOB數(shù)和無噪聲位，請使用方程式1至方程式3：

ENOB=ln（滿標(biāo)度范圍/VRMS噪聲）/ln（2）

無噪聲位=ln（滿標(biāo)度范圍/VPP噪聲）/ln（2）

滿標(biāo)度范圍=2·VREF/增益

概述

ADS1120是一款小型、低功耗、16位Δ∑ADC，它提供了許多集成功能，在測量小型傳感器信號的應(yīng)用中，可降低系統(tǒng)成本和組件數(shù)量。

除了Δ∑ADC核心和單周期穩(wěn)定數(shù)字濾波器外，該器件還提供低噪聲、高輸入阻抗、可編程增益放大器（PGA）、內(nèi)部基準(zhǔn)電壓源和時(shí)鐘振蕩器。該裝置還集成了一個(gè)高度線性和精確的溫度傳感器，以及兩個(gè)匹配的可編程電流源（IDACs）用于傳感器勵(lì)磁。所有這些特性都旨在減少典型傳感器應(yīng)用中所需的外部電路，并提高整體系統(tǒng)性能。一個(gè)附加的低壓側(cè)電源開關(guān)簡化了低功耗橋式傳感器應(yīng)用的設(shè)計(jì)。該設(shè)備通過四個(gè)寄存器完全配置，并通過模式1 SPI兼容接口由6個(gè)命令控制。圖37顯示了設(shè)備的功能框圖。

ads1120adc測量一個(gè)差分信號VIN，它是節(jié)點(diǎn)AINP和AINN之間的電壓差。變換器核心由一個(gè)差分開關(guān)電容器、Δ∑調(diào)制器和數(shù)字濾波器組成。數(shù)字濾波器從調(diào)制器接收高速比特流并輸出與輸入電壓成比例的代碼。這種結(jié)構(gòu)在任何共模信號中都會產(chǎn)生非常強(qiáng)的衰減。

該設(shè)備有兩種可用的轉(zhuǎn)換模式：單發(fā)和連續(xù)轉(zhuǎn)換模式。在單次觸發(fā)模式下，ADC根據(jù)請求對輸入信號執(zhí)行一次轉(zhuǎn)換，并將該值存儲在內(nèi)部數(shù)據(jù)緩沖區(qū)中。然后設(shè)備進(jìn)入低功耗狀態(tài)以節(jié)省電力。單次啟動模式旨在為只需要定期轉(zhuǎn)換的系統(tǒng)提供顯著的節(jié)能效果，或者在轉(zhuǎn)換之間有很長的空閑時(shí)間。在連續(xù)轉(zhuǎn)換模式下，一旦上一次轉(zhuǎn)換完成，ADC就會自動開始輸入信號的轉(zhuǎn)換。新數(shù)據(jù)以編程的數(shù)據(jù)速率可用。可以在任何時(shí)候讀取數(shù)據(jù)，而不必?fù)?dān)心數(shù)據(jù)損壞，并且始終反映最近完成的轉(zhuǎn)換。

多路復(fù)用器

該設(shè)備包含一個(gè)非常靈活的輸入多路復(fù)用器，如圖38所示。可以測量四個(gè)單端信號、兩個(gè)差分信號或兩個(gè)單端信號和一個(gè)差分信號的組合。多路復(fù)用器由配置寄存器中的四位（MUX[3:0]）配置。當(dāng)測量單端信號時(shí)，負(fù)ADC輸入（AINN）通過多路復(fù)用器內(nèi)部的開關(guān)連接到AVS。出于系統(tǒng)監(jiān)控目的，可選擇模擬電源（AVDD–AVSS）/4或當(dāng)前選擇的外部參考電壓（VREFPx–VREFNx）/4作為ADC的輸入。多路復(fù)用器還可以將兩個(gè)可編程電流源中的任何一個(gè)路由到任何模擬輸入（AINx）或任何專用參考引腳（REFP0、REFN0）。

至AVDD和AVSS的靜電放電（ESD）二極管保護(hù)輸入。為防止ESD二極管開啟，任何輸入端的絕對電壓必須保持在等式4的范圍內(nèi)：

如果輸入引腳上的電壓有可能違反這些條件，則可能需要外部肖特基箝位二極管或串聯(lián)電阻器將輸入電流限制在安全值內(nèi)（見絕對最大額定值表）。過度驅(qū)動設(shè)備上未使用的輸入可能會影響其他輸入引腳上發(fā)生的轉(zhuǎn)換。如果在未使用的輸入上可能有任何過驅(qū)動，TI建議用外部肖特基二極管鉗制信號。

低噪聲PGA

該器件具有低噪聲、低漂移、高輸入阻抗、可編程增益放大器（PGA）。PGA可設(shè)置為增益1、2、4、8、16、32、64或128。配置寄存器中的三位（增益[2:0]）用于配置增益。PGA的簡化圖如圖39所示。PGA由兩個(gè)斬波穩(wěn)定放大器（A1和A2）和一個(gè)設(shè)置PGA增益的電阻反饋網(wǎng)絡(luò)組成。PGA輸入配有電磁干擾（EMI）濾波器。

VIN表示差分輸入電壓VIN=（VAINP–VAINN）。PGA的增益可通過方程式5計(jì)算：

增益通過切換RG的不同值來改變。PGA的差動滿標(biāo)度（FS）輸入電壓范圍由增益設(shè)置和使用的參考電壓定義，如等式6所示：

表5顯示了使用內(nèi)部2.048-V基準(zhǔn)時(shí)相應(yīng)的滿標(biāo)度范圍。

為了保持在PGA的線性工作范圍內(nèi)，輸入信號必須滿足本節(jié)討論的某些要求。

圖39中兩個(gè)放大器（A1和A2）的輸出不能擺動到距離電源（AVSS和AVDD）200 mV以上的位置。如果輸出端輸出端和輸出端驅(qū)動端離模擬電源軌的距離小于200毫伏，放大器就會飽和，從而變得非線性。此條件意味著輸出電壓必須滿足方程式7：

為了推導(dǎo)輸出端（OUP和OUTN）的電壓方程，將圖39水平分割在中間是一種方便的方法。因?yàn)镻GA是對稱設(shè)計(jì)，所以可以完成這種分離。因此，增益設(shè)定電阻器（RG）必須除以2，并且水平切割點(diǎn)處的所有電壓必須參考共模電壓（VCM），如圖40所示。

PGA輸入端（AINP和AINN）的電壓可表示為方程式9和方程式10：

輸出電壓（VOUTP和VOUTN）可按式11和式12計(jì)算：

對于放大器A1和A2的輸出電壓的要求（方程式7）也可以使用方程式11和方程式12轉(zhuǎn)換為輸入共模電壓范圍的要求，方程式13和方程式14給出了這些要求：

為了計(jì)算最小和最大共模電壓限值，必須使用應(yīng)用中出現(xiàn)的最大差分輸入電壓（VIN（MAX）），這不一定是可能的FS范圍。

由于PGA的具體設(shè)計(jì)實(shí)現(xiàn)，最小VCM也必須滿足方程式15。

注意

共模電壓要求如下：

圖41和圖42顯示了AVDD=3.3 V和AVSS=0 V（增益=1和增益=16）的共模電壓限值的圖形表示。

下面的討論解釋了如何將方程式13至方程式15應(yīng)用于假設(shè)應(yīng)用。本例的設(shè)置為AVDD=3.3 V，AVSS=0 V，增益=16，使用外部參考，VREF=2.5 V。然后，可以應(yīng)用的最大可能差分輸入電壓VIN=（VAINP–VAINN）被限制在FS=±2.5 V/16=±0.156 V的滿標(biāo)度范圍內(nèi)。因此，方程式13至方程式15得出允許的VCM范圍為1.45 V≤VCM≤1.85 V。

例如，如果連接到該假設(shè)應(yīng)用中的輸入的傳感器信號沒有利用整個(gè)滿標(biāo)度范圍，而是被限制在VIN（MAX）=±0.1 V的范圍內(nèi)，則減小的輸入信號振幅將VCM限制放寬至1.0 V≤VCM≤2.3 V。

在全差分傳感器信號的情況下，每個(gè)輸入（AINP，AINN）可在共模電壓（VAINP+VAINN）/2附近擺動至±50 mV，該電壓必須保持在1.0 V和2.3 V之間。對稱惠斯通電橋的輸出是全差分信號的一個(gè)例子。

相比之下，電阻式溫度檢測器的信號具有偽差分性質(zhì)（如RTD測量部分所示執(zhí)行），其中負(fù)輸入保持在0 V以外的恒定電壓，只有正輸入端的電壓發(fā)生變化。當(dāng)必須測量偽差分信號時(shí)，本例中的負(fù)輸入必須偏置在0.95 V和2.25 V之間的電壓。然后，正輸入可以在負(fù)輸入上擺動到VIN（MAX）=100 mV。注意，在這種情況下，共模電壓的變化與正輸入電壓的變化同時(shí)發(fā)生。也就是說，當(dāng)輸入信號在0v≤VIN≤VIN（MAX）之間波動時(shí)，共模電壓在VAINN≤VCM≤VAINN+½VIN（MAX）之間波動。滿足最大輸入電壓VIN（MAX）的共模電壓要求，確保在整個(gè)信號范圍內(nèi)滿足要求。

圖43和圖44分別示出了全差分和偽差分信號的示例。

繞過PGA

在增益為1、2和4時(shí)，設(shè)備可配置為禁用和繞過低噪聲PGA。禁用PGA可降低總功耗，同時(shí)也消除了等式13至方程15對共模輸入電壓范圍VCM的限制。當(dāng)PGA被禁用時(shí)，可用的絕對和共模輸入電壓范圍為（AVSS–0.1 V≤VAINx，VCM≤AVDD+0.1 V）。為了測量參考AVSS的單端信號（AINP=VIN，AINN=AVSS），必須繞過PGA。

當(dāng)通過在配置寄存器中設(shè)置PGA_旁路位來禁用PGA時(shí)，設(shè)備使用緩沖開關(guān)電容器級來獲得增益1、2和4。開關(guān)電容器級前面的內(nèi)部緩沖器確保電容器充放電對輸入負(fù)載的影響最小。當(dāng)PGA被禁用時(shí)，絕對輸入電流（流入或流出每個(gè)輸入的電流）和差動輸入電流（正負(fù)輸入之間的絕對電流差）的典型值，請參考圖20至圖25。

對于輸出阻抗高的信號源，外部緩沖仍然是必要的。請注意，有源緩沖器會引入噪聲，還會引入偏移和增益誤差。在高精度應(yīng)用中應(yīng)考慮所有這些因素。

調(diào)制器

ADS1120使用Δ∑調(diào)制器將模擬輸入電壓轉(zhuǎn)換為脈沖編碼調(diào)制（PCM）數(shù)據(jù)流。調(diào)制器在正常和占空比模式下以fMOD=fCLK/16的調(diào)制器時(shí)鐘頻率運(yùn)行，在turbo模式下fMOD=fCLK/8，其中fCLK由內(nèi)部振蕩器或外部時(shí)鐘源提供。表6顯示了使用內(nèi)部振蕩器或4.096 MHz外部時(shí)鐘的每個(gè)模式的調(diào)制器頻率。

數(shù)字濾波器

該器件采用線性相位有限脈沖響應(yīng)（FIR）數(shù)字濾波器，對來自調(diào)制器的數(shù)字?jǐn)?shù)據(jù)流進(jìn)行濾波和抽取。數(shù)字濾波器可根據(jù)不同的數(shù)據(jù)速率自動調(diào)整，并始終在一個(gè)周期內(nèi)穩(wěn)定下來。僅當(dāng)數(shù)據(jù)速率為5 SPS和20 SPS時(shí)，濾波器才能配置為拒絕50 Hz或60 Hz線路頻率，或同時(shí)拒絕50 Hz和60 Hz。配置寄存器中的兩個(gè)位（50/60[1:0]）用于相應(yīng)地配置濾波器。使用內(nèi)部振蕩器或外部4.096-MHz時(shí)鐘時(shí)，數(shù)字濾波器的頻率響應(yīng)如圖45至圖58所示。

注意

如果使用頻率不是4.096mhz的外部時(shí)鐘，濾波器陷波器的變化與時(shí)鐘頻率成比例。例如，如果使用2.048-MHz時(shí)鐘，則使用4.096-MHz時(shí)鐘時(shí)以20 Hz出現(xiàn)的陷波出現(xiàn)在10 Hz處。

輸出數(shù)據(jù)速率

表7顯示了每個(gè)數(shù)據(jù)速率設(shè)置的實(shí)際轉(zhuǎn)換時(shí)間。所提供的值是以使用時(shí)鐘頻率fCLK=4.096兆赫的外部時(shí)鐘的tCLK周期表示的。如果使用頻率不是4.096mhz的外部時(shí)鐘，則數(shù)據(jù)速率按比例縮放。

連續(xù)轉(zhuǎn)換模式數(shù)據(jù)速率從一個(gè)DRDY下降沿定時(shí)到下一個(gè)DRDY下降沿。第一次轉(zhuǎn)換在START/SYNC命令的最后一次SCLK下降沿后啟動210·tCLK（正常模式，占空比模式）或114·tCLK（渦輪模式）。

單身-放炮模式數(shù)據(jù)速率從START/SYNC命令的最后一個(gè)SCLK下降沿定時(shí)到DRDY下降沿，并四舍五入到下一個(gè)tCLK。如果使用內(nèi)部振蕩器，則必須在單次觸發(fā)模式下增加高達(dá)50μs（正常模式、占空比模式）或25μs（渦輪模式）的額外振蕩器喚醒時(shí)間。內(nèi)部振蕩器在啟動/同步命令的第一個(gè)SCLK上升沿開始通電。如果使用高于160 kHz（正常模式、占空比模式）或320 kHz（渦輪模式）的SCLK頻率，則振蕩器可能在啟動/同步命令結(jié)束時(shí)未完全通電。然后，ADC等待直到內(nèi)部振蕩器完全通電，然后再開始轉(zhuǎn)換。

占空比模式下的單發(fā)轉(zhuǎn)換時(shí)間與正常模式下相同。有關(guān)占空比模式操作的更多詳細(xì)信息，請參閱占空比模式部分。

請注意，即使在20-SPS設(shè)置下的轉(zhuǎn)換時(shí)間不完全是1/20 Hz=50 ms，此差異不影響50 Hz或60 Hz抑制。為達(dá)到規(guī)定的50 Hz和60 Hz抑制，外部時(shí)鐘頻率必須確保正好為4.096 MHz。

混疊

與任何采樣系統(tǒng)一樣，如果沒有適當(dāng)?shù)目逛忼X過濾，則可能會發(fā)生混疊。當(dāng)輸入信號中高于ADC采樣頻率一半的頻率分量（也稱為Nyquist頻率）被折疊并顯示在采樣頻率的一半以下的實(shí)際頻帶中時(shí)，就會發(fā)生混疊。注意，在Δ∑ADC中，輸入信號以調(diào)制器頻率fMOD采樣，而不是以輸出數(shù)據(jù)速率采樣。數(shù)字濾波器的濾波器響應(yīng)以采樣頻率（fMOD）的倍數(shù)重復(fù)，如圖59所示。信號或噪聲達(dá)到濾波器響應(yīng)重復(fù)的頻率時(shí)被數(shù)字濾波器衰減。除非通過外部模擬濾波器衰減，否則在調(diào)制器頻率或其倍數(shù)周圍的輸入信號中存在的任何頻率分量都不會衰減，從而混疊回感興趣的頻帶。有些信號固有的帶寬限制；例如，熱電偶的輸出變化率有限。然而，這些信號在更高的頻率上可能包含噪聲和干擾成分，這些成分可以折回到感興趣的頻帶中。一個(gè)簡單的RC濾波器（在大多數(shù)情況下）足以抑制這些高頻分量。在設(shè)計(jì)輸入濾波電路時(shí)，一定要考慮濾波器網(wǎng)絡(luò)和ADS1120的輸入阻抗之間的相互作用。

電壓基準(zhǔn)

該裝置提供集成低漂移，2.048-V參考。對于需要不同參考電壓值或比率測量方法的應(yīng)用，該設(shè)備提供兩個(gè)差分參考輸入（REFP0、REFN0和REFP1、REFN1）。此外，模擬電源（AVDD）可作為參考。差分參考輸入允許參考共模電壓自由。REFP0和REFN0是專用的參考輸入，而REFP1和REFN1分別與輸入AIN0和AIN3共享。參考輸入被內(nèi)部緩沖以增加輸入阻抗。因此，當(dāng)使用外部基準(zhǔn)時(shí)，通常不需要額外的參考緩沖器，并且當(dāng)用于比率測量應(yīng)用時(shí)，基準(zhǔn)輸入不加載任何外部電路。參考源由配置寄存器中的兩位（VREF[1:0]）選擇。默認(rèn)情況下，內(nèi)部參照處于選中狀態(tài)。在通電后，當(dāng)退出掉電模式或從外部參考源切換到內(nèi)部參考源時(shí)，內(nèi)部參考電壓需要小于25μs的時(shí)間才能完全穩(wěn)定。

時(shí)鐘源

設(shè)備系統(tǒng)時(shí)鐘可以由內(nèi)部低漂移振蕩器提供，也可以由CLK輸入上的外部時(shí)鐘源提供。在通電或復(fù)位以激活內(nèi)部振蕩器之前，將CLK引腳連接到DGND。在檢測到CLK管腳上的兩個(gè)上升沿后，隨時(shí)將外部時(shí)鐘連接到CLK管腳可使內(nèi)部振蕩器失活。然后，該設(shè)備在外部時(shí)鐘上運(yùn)行。在ADS1120切換到外部時(shí)鐘后，如果不循環(huán)供電或發(fā)送重置命令，設(shè)備將無法切換回內(nèi)部振蕩器。

勵(lì)磁電流源

該設(shè)備提供兩個(gè)匹配的可編程勵(lì)磁電流源（IDAC），用于RTD應(yīng)用。電流源的輸出電流可編程為50μA、100μA、250μA、500μA，1000μA或1500μA，使用配置寄存器中的相應(yīng)位（IDAC[2:0]）。每個(gè)電流源可連接到任何模擬輸入（AINx）以及任何專用參考輸入（REFP0和REFN0）。兩個(gè)電流源也可以連接到同一個(gè)管腳上。IDAC的路由由配置寄存器中的位（I1MUX[2:0]，I2MUX[2:0]）配置。應(yīng)注意不要超過IDACs的合規(guī)電壓。換言之，IDAC布線到的管腳上的電壓應(yīng)限制在≤（AVDD–0.9 V），否則不符合規(guī)定的IDAC電流精度。對于三線制電阻式溫度檢測器應(yīng)用，匹配的電流源可用于消除由傳感器引線電阻引起的誤差（有關(guān)詳細(xì)信息，請參閱RTD測量部分）。

在使用位IDAC[2:0]將IDAC電流編程為相應(yīng)值后，IDAC需要最多200μs才能啟動。如果在同一個(gè)WREG命令期間沒有寫入配置寄存器2和3，TI建議首先使用位IDAC[2:0]將IDAC電流設(shè)置為各自的值，然后為每個(gè)IDAC選擇路由（I1MUX[2:0]，I2MUX[2:0]）。

在單次觸發(fā)模式下，如果IDAC[2:0]位設(shè)置為非000的值，則IDAC在任何兩次轉(zhuǎn)換之間保持活動狀態(tài)。但是，每當(dāng)發(fā)出POWERDOWN命令時(shí)，idac都會斷電。

傳感器檢測

為了幫助檢測可能的傳感器故障，該設(shè)備提供內(nèi)部10-μa燒毀電流源。當(dāng)通過在配置寄存器中設(shè)置相應(yīng)的位（bc）來啟用時(shí)，一個(gè)電流源將電流輸入到當(dāng)前選擇的正模擬輸入（AINP），另一個(gè)電流源從所選的負(fù)模擬輸入（AINN）中吸收電流。

在傳感器開路的情況下，這些燒壞的電流源將正輸入拉向AVDD，負(fù)極輸入拉向AVSS，從而產(chǎn)生全刻度讀數(shù)。滿標(biāo)度讀數(shù)也可能表示傳感器過載或基準(zhǔn)電壓缺失。接近零的讀數(shù)可能表示傳感器短路。注意，燒毀電流源的絕對值通常變化±10%，內(nèi)部多路復(fù)用器增加了一個(gè)小的串聯(lián)電阻。因此，很難將傳感器短路情況與正常讀數(shù)區(qū)分開，尤其是在輸入端使用RC濾波器的情況下。換句話說，即使傳感器短路，通過外部濾波器電阻和多路復(fù)用器剩余電阻的電壓降也會導(dǎo)致輸出讀數(shù)高于零。

如果傳感器短路檢測需要更高精度的電流源，TI建議使用勵(lì)磁電流源（IDAC）。請記住，啟用燒毀電流源時(shí)，功能傳感器的ADC讀數(shù)可能損壞。

低壓側(cè)電源開關(guān)

在模擬輸入AIN3/REFN1和AVSS之間還集成了一個(gè)低導(dǎo)通電阻的低壓側(cè)電源開關(guān)。此電源開關(guān)可用于降低橋式傳感器應(yīng)用中的系統(tǒng)功耗，方法是在轉(zhuǎn)換之間切斷橋接電路。設(shè)置配置寄存器中的相應(yīng)位（PSW）時(shí)，開關(guān)在發(fā)送啟動/同步命令時(shí)自動關(guān)閉，在發(fā)出斷電命令時(shí)打開。注意，如果PSW位設(shè)置為1，在單次觸發(fā)模式下轉(zhuǎn)換之間，開關(guān)保持閉合。通過將PSW位設(shè)置為0，可以隨時(shí)打開開關(guān)。默認(rèn)情況下，開關(guān)始終打開。

系統(tǒng)監(jiān)視器

該裝置提供了對AVDD模擬電源和外部基準(zhǔn)電壓的監(jiān)控手段。要選擇任何監(jiān)測電壓，內(nèi)部多路復(fù)用器（MUX[3:0]）必須在配置寄存器中進(jìn)行相應(yīng)配置。在使用監(jiān)控功能時(shí)，無論配置寄存器設(shè)置如何，設(shè)備自動繞過PGA并將增益設(shè)置為1。請注意，系統(tǒng)監(jiān)視器功能只提供粗略的結(jié)果，并不意味著是精確測量。

當(dāng)測量模擬電源（MUX[3:0]=1101）時(shí)，得到的轉(zhuǎn)換大約為（AVDD–AVSS）/4。無論在配置寄存器（VREF[1:0]）中選擇了什么參考源，設(shè)備都使用內(nèi)部2.048-V基準(zhǔn)進(jìn)行測量。

當(dāng)監(jiān)測兩個(gè)可能的外部參考電壓源（MUX[3:0]=1100）中的一個(gè)時(shí)，結(jié)果約為（VREFPx–VREFNx）/4。REFPx和REFNx表示在配置寄存器（VREF[1:0]）中選擇的外部參考輸入對。設(shè)備自動使用內(nèi)部基準(zhǔn)進(jìn)行測量。

偏移量校準(zhǔn)

內(nèi)部多路復(fù)用器提供將PGA輸入（AINP和AINN）短接至中間電源（AVDD+AVSS）/2的選項(xiàng)。此選項(xiàng)可用于測量和校準(zhǔn)設(shè)備偏移電壓，方法是將短路輸入電壓讀數(shù)的結(jié)果存儲在微控制器中，然后從隨后的每次讀數(shù)中減去結(jié)果。TI建議在輸入端短路的情況下讀取多個(gè)讀數(shù)，并對結(jié)果進(jìn)行平均，以減少噪聲的影響。

電源

該設(shè)備需要兩個(gè)電源：模擬（AVDD、AVSS）和數(shù)字（DVDD、DGND）。模擬電源可以是雙極性的（例如，AVDD=+2.5 V，AVSS=–2.5 V）或單電源（例如，AVDD=+3.3 V，AVSS=0 V），并且獨(dú)立于數(shù)字電源。數(shù)字電源設(shè)置數(shù)字輸入/輸出電平。電源可按任何順序排列，但在任何情況下，任何模擬或數(shù)字輸入不得超過各自的模擬或數(shù)字電源電壓限制。

溫度傳感器

當(dāng)配置寄存器中的TS位啟用時(shí)，設(shè)備的溫度測量模式被配置為14位結(jié)果。數(shù)據(jù)以最高有效字節(jié)（MSB）開始輸出。當(dāng)讀取兩個(gè)數(shù)據(jù)字節(jié)時(shí)，前14位用于指示溫度測量結(jié)果。最后2位是隨機(jī)數(shù)據(jù)，必須忽略。也就是說，14位溫度結(jié)果在16位轉(zhuǎn)換結(jié)果中左對齊。一個(gè)14位LSB等于0.03125°C。負(fù)數(shù)以二進(jìn)制2補(bǔ)碼格式表示。

從溫度到數(shù)字代碼的轉(zhuǎn)換

對于正溫度（例如+50°C）：

對正數(shù)不執(zhí)行二補(bǔ)運(yùn)算。因此，只需將數(shù)字轉(zhuǎn)換為14位左對齊格式的二進(jìn)制代碼，MSB=0表示正號。示例：+50°C/（每次計(jì)數(shù)0.03125°C）=1600=0640h=00 0110 0100 0000

對于負(fù)溫度（例如-25°C）：

通過對絕對二進(jìn)制數(shù)進(jìn)行補(bǔ)碼并加1來生成負(fù)數(shù)的兩個(gè)補(bǔ)碼。然后，用MSB=1表示負(fù)號。

例如：|–25°C |/（每次計(jì)數(shù)0.03125°C）=800=0320h=00 0011 0010 0000

雙補(bǔ)格式：11 1100 1101 1111+1=11 1100 1110 0000

從數(shù)字代碼到溫度的轉(zhuǎn)換

要從數(shù)字代碼轉(zhuǎn)換為溫度，首先檢查MSB是0還是1。如果MSB為0，只需將十進(jìn)制代碼乘以0.03125°C即可得到結(jié)果。如果MSB=1，則從結(jié)果中減去1并補(bǔ)足所有位。然后，將結(jié)果乘以-0.03125°C。

示例：設(shè)備回讀0960h:0960h的MSB=0。

0960小時(shí)·0.03125°C=2400·0.03125°C=+75°C

示例：設(shè)備讀回3CE0h:3CE0h的MSB=1。

補(bǔ)齊結(jié)果：3CE0h→0320h

0320小時(shí)·0.03125°C=800·0.03125°C=–25°C

重置并通電

當(dāng)設(shè)備通電時(shí)，執(zhí)行復(fù)位。作為重置過程的一部分，設(shè)備將配置寄存器中的所有位設(shè)置為各自的默認(rèn)設(shè)置。默認(rèn)情況下，設(shè)備設(shè)置為單發(fā)模式。通電后，設(shè)備使用默認(rèn)寄存器設(shè)置執(zhí)行單個(gè)轉(zhuǎn)換，然后進(jìn)入低功率狀態(tài)。通電行為旨在防止電源需求緊張的系統(tǒng)在通電期間遇到電流浪涌。復(fù)位過程大約需要50μs。之后，所有內(nèi)部電路（包括基準(zhǔn)電壓）都穩(wěn)定，并且可以與設(shè)備進(jìn)行通信。

轉(zhuǎn)換模式

該裝置可以在兩種轉(zhuǎn)換模式中的一種操作，該轉(zhuǎn)換模式可由配置寄存器中的CM位選擇。這些轉(zhuǎn)換模式是單次或連續(xù)轉(zhuǎn)換模式。

單發(fā)模式

在單發(fā)模式下，設(shè)備僅在發(fā)出啟動/同步命令時(shí)執(zhí)行轉(zhuǎn)換。因此，該設(shè)備執(zhí)行一次轉(zhuǎn)換，然后返回到低功耗狀態(tài)。內(nèi)部振蕩器和所有模擬電路（勵(lì)磁電流源除外）關(guān)閉，而設(shè)備在這種低功耗狀態(tài)下等待，直到下一次轉(zhuǎn)換開始。此外，對任何配置寄存器的每次寫入訪問都會啟動一個(gè)新的轉(zhuǎn)換。在轉(zhuǎn)換進(jìn)行時(shí)寫入任何配置寄存器的功能是作為一個(gè)新的開始/同步命令來停止當(dāng)前的轉(zhuǎn)換并重新啟動一個(gè)新的轉(zhuǎn)換。每次轉(zhuǎn)換都是完全固定的（假設(shè)模擬輸入信號在轉(zhuǎn)換開始前穩(wěn)定到其最終值），因?yàn)樵O(shè)備數(shù)字濾波器在一個(gè)周期內(nèi)穩(wěn)定下來。

連續(xù)轉(zhuǎn)換模式

在連續(xù)轉(zhuǎn)換模式下，設(shè)備連續(xù)執(zhí)行轉(zhuǎn)換。轉(zhuǎn)換完成后，設(shè)備將結(jié)果放入輸出緩沖區(qū)，并立即開始另一次轉(zhuǎn)換。

要啟動連續(xù)轉(zhuǎn)換模式，必須先將CM位設(shè)置為1，然后再執(zhí)行啟動/同步命令。在START/SYNC命令的最后一個(gè)SCLK下降沿之后，第一個(gè)轉(zhuǎn)換從210·tCLK（正常模式，占空比模式）或114·tCLK（渦輪模式）開始。在未發(fā)出START/SYNC命令時(shí)寫入任何配置寄存器將啟動單個(gè)轉(zhuǎn)換，而在正在進(jìn)行的轉(zhuǎn)換過程中對配置寄存器的寫入訪問將重新啟動當(dāng)前轉(zhuǎn)換。TI建議始終在CM位設(shè)置為1后立即發(fā)送啟動/同步命令。

工作模式

除了不同的轉(zhuǎn)換模式外，該設(shè)備還可以在不同的工作模式下工作，這些模式可以被選擇來權(quán)衡功耗、噪聲性能和輸出數(shù)據(jù)速率。

正常模式

正常模式是設(shè)備運(yùn)行的默認(rèn)模式。在此模式下，Δ∑ADC的內(nèi)部調(diào)制器以fMOD=fCLK/16的調(diào)制器時(shí)鐘頻率運(yùn)行，其中系統(tǒng)時(shí)鐘（fCLK）由內(nèi)部振蕩器或外部時(shí)鐘源提供。使用內(nèi)部振蕩器時(shí)，調(diào)制器頻率為256 kHz。正常模式提供輸出數(shù)據(jù)速率選項(xiàng)，范圍為20 SPS到1 kSPS，帶內(nèi)部振蕩器。數(shù)據(jù)速率由配置寄存器中的DR[2:0]位選擇。在使用時(shí)鐘頻率不是4.096mhz的外部時(shí)鐘源的情況下，數(shù)據(jù)速率相應(yīng)地縮放。例如，使用fCLK=2.048 MHz的外部時(shí)鐘可產(chǎn)生10到500 SPS的數(shù)據(jù)速率。

占空比模式

當(dāng)降低輸出數(shù)據(jù)速率時(shí)，Δ∑ADC的噪聲性能通常會得到改善，因?yàn)榭梢詫?nèi)部調(diào)制器的更多樣本進(jìn)行平均以產(chǎn)生一個(gè)轉(zhuǎn)換結(jié)果。在功耗至關(guān)重要的應(yīng)用中，可能不需要在低數(shù)據(jù)速率下改善噪聲性能。對于這些應(yīng)用，該設(shè)備支持自動占空比模式，通過在轉(zhuǎn)換之間周期性地進(jìn)入低功耗狀態(tài)，可以產(chǎn)生顯著的節(jié)能效果。原則上，設(shè)備以正常模式運(yùn)行，占空比為25%。此功能意味著設(shè)備以正常模式運(yùn)行時(shí)相同的方式執(zhí)行一次轉(zhuǎn)換，但隨后自動進(jìn)入三個(gè)連續(xù)轉(zhuǎn)換周期的低功耗狀態(tài)。因此，占空比模式下的噪聲性能相當(dāng)于正常模式下的四倍數(shù)據(jù)率下的噪聲性能。使用內(nèi)部振蕩器時(shí)，占空比模式下的數(shù)據(jù)速率從5 SPS到250 SPS。

內(nèi)核加速模式

需要高達(dá)2 kSPS的更高數(shù)據(jù)速率的應(yīng)用程序可以在turbo模式下操作設(shè)備。在此模式下，內(nèi)部調(diào)制器以更高頻率fMOD=fCLK/8運(yùn)行。當(dāng)使用內(nèi)部振蕩器或外部4.096-MHz時(shí)鐘時(shí)，fMOD等于512 kHz。注意，由于調(diào)制器以更高的頻率運(yùn)行，所以設(shè)備功耗增加。

斷電模式

當(dāng)發(fā)出斷電命令時(shí)，設(shè)備在完成電流轉(zhuǎn)換后進(jìn)入斷電模式。在這種模式下，所有的模擬電路（包括基準(zhǔn)電壓和兩個(gè)idac）都會斷電，而設(shè)備通常只使用400na的電流。在此期間，設(shè)備保存配置寄存器設(shè)置并響應(yīng)命令，但不執(zhí)行任何數(shù)據(jù)轉(zhuǎn)換。

發(fā)出啟動/同步命令喚醒設(shè)備，并根據(jù)CM位選擇的轉(zhuǎn)換模式啟動單個(gè)轉(zhuǎn)換或啟動連續(xù)轉(zhuǎn)換模式。寫入任何配置寄存器位也會喚醒設(shè)備，但無論設(shè)備設(shè)置為何種轉(zhuǎn)換模式（CM），都只會啟動一次轉(zhuǎn)換。

串行接口

設(shè)備的SPI兼容串行接口用于讀取轉(zhuǎn)換數(shù)據(jù)、讀取和寫入設(shè)備配置寄存器以及控制設(shè)備操作。僅支持SPI模式1（CPOL=0，CPHA=1）。可使用四路（或雙路）控制信號。在后一種情況下，如果串行總線不與任何其他設(shè)備共享，則CS可能被捆綁在低位。專用數(shù)據(jù)就緒信號（DRDY）可配置為與DOUT/DRDY共享。

芯片選擇（CS）

芯片選擇（CS）是一種低輸入，用于選擇SPI通信的設(shè)備。當(dāng)多個(gè)設(shè)備共享同一個(gè)串行總線時(shí)，此功能非常有用。在串行通信期間，CS必須保持在低位。當(dāng)CS取高時(shí)，串行接口復(fù)位，SCLK被忽略，DOUT/DRDY進(jìn)入高阻抗?fàn)顟B(tài)；因此，DOUT/DRDY無法指示數(shù)據(jù)何時(shí)準(zhǔn)備就緒。DY總線上的多個(gè)設(shè)備的當(dāng)前狀態(tài)是不間斷的。如果串行總線不與另一個(gè)外圍設(shè)備共享，則CS可能被捆綁在低電平。

串行時(shí)鐘（SCLK）

串行時(shí)鐘（SCLK）具有施密特觸發(fā)輸入，用于分別在DIN和DOUT/DRDY引腳上對輸入和輸出數(shù)據(jù)進(jìn)行時(shí)鐘。即使輸入有滯后，TI建議盡可能保持SCLK的干凈，以防止小故障意外地轉(zhuǎn)移數(shù)據(jù)。如果在13955·tMOD（正常模式，占空比模式）或27910·tMOD（渦輪模式）內(nèi)未發(fā)送完整命令，串行接口復(fù)位，下一個(gè)SCLK脈沖開始新的通信循環(huán)。當(dāng)串行接口傳輸中斷時(shí)，此超時(shí)功能可用于恢復(fù)通信。當(dāng)串行接口空閑時(shí)，保持SCLK低。

數(shù)據(jù)就緒（DRDY）

DRDY指示新的轉(zhuǎn)換結(jié)果何時(shí)可以檢索。當(dāng)DRDY下降時(shí)，新的轉(zhuǎn)換數(shù)據(jù)準(zhǔn)備就緒。DRDY在下一個(gè)SCLK上升沿上高躍遷。當(dāng)連續(xù)轉(zhuǎn)換模式下沒有讀取數(shù)據(jù)時(shí)，DRDY保持低位，但在下一個(gè)DRDY下降沿前2·tMOD脈沖高。DRDY引腳始終處于主動驅(qū)動狀態(tài)，即使CS很高。

數(shù)據(jù)輸入（DIN）

數(shù)據(jù)輸入引腳（DIN）與SCLK一起用于向設(shè)備發(fā)送數(shù)據(jù)（命令和寄存器數(shù)據(jù)）。設(shè)備將數(shù)據(jù)鎖存在SCLK下降沿上的DIN上。該設(shè)備從不驅(qū)動DIN引腳。

數(shù)據(jù)輸出和數(shù)據(jù)準(zhǔn)備（DOUT/DRDY）

DOUT/DRDY具有雙重功能。此引腳與SCLK一起用于從設(shè)備讀取轉(zhuǎn)換和寄存器數(shù)據(jù)。DOUT/DRDY數(shù)據(jù)在SCLK上升沿外移。當(dāng)CS高時(shí)，DOUT/DRDY進(jìn)入高阻抗?fàn)顟B(tài)。

此外，DOUT/DRDY引腳也可以通過在配置寄存器中設(shè)置DRDYM高電平來配置為數(shù)據(jù)就緒指示器。DOUT/DRDY在DRDY引腳變低的同時(shí)轉(zhuǎn)換為低電平，以指示新的轉(zhuǎn)換數(shù)據(jù)可用。這兩個(gè)信號都可以用來檢測新數(shù)據(jù)是否準(zhǔn)備就緒。但是，由于當(dāng)CS較高時(shí)DOUT/DRDY被禁用，因此當(dāng)SPI總線上存在多個(gè)設(shè)備時(shí)，監(jiān)視轉(zhuǎn)換結(jié)束的推薦方法是使用專用DRDY管腳。

數(shù)據(jù)格式

該設(shè)備以二進(jìn)制2補(bǔ)碼格式提供16位數(shù)據(jù)。正的滿標(biāo)度輸入產(chǎn)生7FFFh的輸出代碼，負(fù)的滿標(biāo)度輸入產(chǎn)生8000h的輸出代碼。對于超過滿標(biāo)度（FS）的信號，輸出會在這些代碼處截?cái)唷１?總結(jié)了不同輸入信號的理想輸出代碼。

模擬輸入信號到輸出代碼的映射如圖60所示。

命令

設(shè)備提供六種不同的命令來控制設(shè)備的操作，如表10所示。四個(gè)命令是獨(dú)立的指令（復(fù)位、啟動/同步、斷電和RDATA）。從設(shè)備讀取（RREG）和寫入（WREG）配置寄存器數(shù)據(jù)的命令需要附加信息作為指令的一部分。

重置（0000 011x）

將設(shè)備重置為默認(rèn)值。

啟動/同步（0000 100x）

在單次觸發(fā)模式下，啟動/同步命令用于啟動單個(gè)轉(zhuǎn)換，或（在進(jìn)行轉(zhuǎn)換期間發(fā)送時(shí)）重置數(shù)字濾波器，并重新啟動單個(gè)新轉(zhuǎn)換。當(dāng)設(shè)備設(shè)置為連續(xù)轉(zhuǎn)換模式時(shí)，必須發(fā)出一次啟動/同步命令才能開始連續(xù)轉(zhuǎn)換。在連續(xù)轉(zhuǎn)換模式下轉(zhuǎn)換時(shí)發(fā)送START/SYNC命令將重置數(shù)字濾波器并從那里開始轉(zhuǎn)換。

斷電（0000 001x）

POWERDOWN命令將設(shè)備置于斷電模式。此命令關(guān)閉所有內(nèi)部模擬組件，打開低端開關(guān)，關(guān)閉兩個(gè)IDAC，但保留所有寄存器值。一旦發(fā)出START/SYNC命令，所有模擬元件都將恢復(fù)到以前的狀態(tài)。

RDATA（0001-xxxx）

RDATA命令使用最新的轉(zhuǎn)換結(jié)果加載輸出移位寄存器。當(dāng)DOUT/DRDY或DRDY未被監(jiān)視時(shí)，可以使用此命令來指示新的轉(zhuǎn)換結(jié)果可用。如果轉(zhuǎn)換在RDATA命令字節(jié)的中間完成，則將更可靠的結(jié)果（舊結(jié)果或新結(jié)果）加載到輸出移位寄存器中。DRDY管腳的狀態(tài)表示加載舊結(jié)果還是新結(jié)果。如果加載了舊的結(jié)果，DRDY將保持在低位，表示新的結(jié)果尚未被讀出。新的轉(zhuǎn)換結(jié)果在DRDY較高時(shí)加載。

RREG（0010 rrnn）

RREG命令從寄存器地址rr開始從設(shè)備配置寄存器讀取nn（要讀取的字節(jié)數(shù)–1）指定的字節(jié)數(shù)。命令在RREG命令字節(jié)后的nn+1字節(jié)被打卡后完成。例如，從配置寄存器1（rr=01）開始讀取三個(gè)字節(jié)（nn=10）的命令是0010 0110。

WREG (0100 rrnn)

WREG命令將nn（要寫入的字節(jié)數(shù)–1）指定的字節(jié)數(shù)寫入設(shè)備配置寄存器，從寄存器地址rr開始。命令在WREG命令字節(jié)后的nn+1字節(jié)被時(shí)鐘記錄后完成。例如，從配置寄存器0（rr=00）開始寫入兩個(gè)字節(jié)（nn=01）的命令是0100 0001。在最后一個(gè)SCLK下降沿上更新配置寄存器。

讀取數(shù)據(jù)

當(dāng)新數(shù)據(jù)準(zhǔn)備好檢索時(shí)，輸出引腳DRDY和DOUT/DRDY（如果在相應(yīng)的DRDYM配置寄存器位中配置）轉(zhuǎn)換為低電平。轉(zhuǎn)換數(shù)據(jù)被寫入內(nèi)部數(shù)據(jù)緩沖區(qū)。當(dāng)DRDY下降到較低水平時(shí)，可以直接從DOUT/DRDY上的緩沖區(qū)讀取數(shù)據(jù)，而不必?fù)?dān)心數(shù)據(jù)損壞。不必發(fā)送RDATA命令。數(shù)據(jù)在SCLK上升沿向外移動，MSB優(yōu)先，由兩個(gè)字節(jié)的數(shù)據(jù)組成。

圖61至圖63顯示了在不使用RDATA命令時(shí)，在連續(xù)轉(zhuǎn)換模式和單次觸發(fā)模式下讀取轉(zhuǎn)換數(shù)據(jù)的時(shí)序圖。

也可以在任何時(shí)候讀取數(shù)據(jù)，而不必使用RDATA命令與DRDY信號同步。當(dāng)發(fā)出RDATA命令時(shí)，當(dāng)前存儲在數(shù)據(jù)緩沖區(qū)中的轉(zhuǎn)換結(jié)果可以在以下SCLK上升沿的DOUT/DRDY上移出。作為監(jiān)視DRDY或DOUT/DRDY的替代方法，可以使用RDATA命令連續(xù)讀取數(shù)據(jù)。在LSB被打卡后，必須對DRDY管腳進(jìn)行輪詢，以確定是否加載了新的轉(zhuǎn)換結(jié)果。如果在讀取操作期間完成了新的轉(zhuǎn)換，但讀取了以前轉(zhuǎn)換的數(shù)據(jù)，則DRDY為低。否則，如果讀取最近的結(jié)果，則DRDY為high。圖64和圖65說明了這兩種情況下的行為。

發(fā)送命令

設(shè)備串行接口能夠在讀取轉(zhuǎn)換數(shù)據(jù)時(shí)進(jìn)行全雙工操作，而無需使用RDATA命令。全雙工操作意味著在讀取轉(zhuǎn)換數(shù)據(jù)的同時(shí)對命令進(jìn)行解碼。在數(shù)據(jù)讀取操作期間，可以在任何8位數(shù)據(jù)邊界上發(fā)送命令。當(dāng)識別到RREG或RDATA命令時(shí)，當(dāng)前數(shù)據(jù)讀取操作將中止，轉(zhuǎn)換數(shù)據(jù)將損壞，除非在檢索轉(zhuǎn)換結(jié)果的最后一個(gè)字節(jié)時(shí)發(fā)送該命令。設(shè)備在命令字節(jié)后的第一個(gè)SCLK上升沿開始在DOUT/DRDY上輸出請求的數(shù)據(jù)。要想不中斷地讀取數(shù)據(jù)，請將數(shù)據(jù)保持在低位。

WREG命令可以在不破壞正在進(jìn)行的讀取操作的情況下發(fā)送。圖66顯示了在連續(xù)轉(zhuǎn)換模式下讀取轉(zhuǎn)換數(shù)據(jù)時(shí)發(fā)送WREG命令以寫入兩個(gè)配置寄存器的示例。在命令被時(shí)鐘記錄后（在第32個(gè)SCLK下降沿之后），設(shè)備重置數(shù)字濾波器并開始使用新的寄存器設(shè)置進(jìn)行轉(zhuǎn)換。WREG命令可以在任何8位邊界上發(fā)送。

請注意，在執(zhí)行RDATA或RREG命令時(shí)，串行接口不解碼命令。也就是說，在發(fā)出RDATA命令之后，必須讀取轉(zhuǎn)換結(jié)果的所有16位，并且必須在發(fā)送RREG命令之后讀取所有請求的寄存器，然后才能發(fā)出新的命令。

配置寄存器

該設(shè)備有四個(gè)可通過SPI端口訪問的8位配置寄存器。配置寄存器控制設(shè)備的運(yùn)行方式，并且可以隨時(shí)更改，而不會導(dǎo)致數(shù)據(jù)損壞。通電和復(fù)位后，所有寄存器均設(shè)置為默認(rèn)值（均為0）。表11顯示了配置寄存器的寄存器映射。

申請信息

以下章節(jié)給出了電路示例和在各種情況下使用該設(shè)備的建議。

基本連接和布局注意事項(xiàng)

對于許多應(yīng)用，連接設(shè)備很簡單。圖67顯示了ADS1120的主要電源和接口連接。

大多數(shù)微控制器SPI外圍設(shè)備都可以和ADS1120一起工作。接口在SPI模式1下工作，其中CPOL=0，CPHA=1。在SPI模式1中，SCLK低怠速，數(shù)據(jù)僅在SCLK上升沿上啟動或更改；數(shù)據(jù)由SCLK下降沿上的主從機(jī)鎖定或讀取。設(shè)備采用的SPI通信協(xié)議的細(xì)節(jié)可以在SPI定時(shí)特性中找到。

TI建議將47Ω電阻器與所有數(shù)字輸入和輸出引腳（CS、SCLK、DIN、DOUT/DRDY和DRDY）串聯(lián)。這種電阻平滑了急劇的轉(zhuǎn)變，抑制了過沖，并提供了一些過電壓保護(hù)。必須注意仍然滿足所有SPI定時(shí)要求，因?yàn)楦郊与娮枧c數(shù)字信號線上的總線電容相互作用。

良好的電源解耦對實(shí)現(xiàn)最佳性能至關(guān)重要。AVDD和DVDD都應(yīng)該用至少0.1μF的旁路電容器進(jìn)行解耦。旁路電容器應(yīng)盡可能靠近電源插腳，采用低阻抗連接。對于非常敏感的系統(tǒng)，或在惡劣噪聲環(huán)境中的系統(tǒng)，避免使用通孔連接旁路電容器可以提供更好的旁路和抗噪聲能力。

TI建議在為模擬和數(shù)字元件設(shè)計(jì)印刷電路板（PCB）時(shí)采用最佳設(shè)計(jì)實(shí)踐。此建議通常意味著布局應(yīng)將模擬組件[如ADC、放大器、基準(zhǔn)、數(shù)模轉(zhuǎn)換器（DAC）和模擬MUX]與數(shù)字組件[例如微控制器、復(fù)雜可編程邏輯器件（CPLD）、現(xiàn)場可編程門陣列（FPGA）、射頻（RF）收發(fā)器]分開，通用串行總線（USB）收發(fā)器和開關(guān)調(diào)節(jié)器]。圖68顯示了一個(gè)良好的組件放置示例。雖然圖68提供了一個(gè)很好的組件放置示例，但是每個(gè)應(yīng)用程序的最佳布局都是由所采用的幾何結(jié)構(gòu)、組件和PCB制造能力所決定的。也就是說，沒有一個(gè)布局對每個(gè)設(shè)計(jì)都是完美的，在使用任何模擬組件進(jìn)行設(shè)計(jì)時(shí)，必須始終仔細(xì)考慮。

為改善噪聲性能，不需要使用分離的模擬和數(shù)字接地層（盡管對于熱隔離，此選項(xiàng)是值得考慮的）。然而，在沒有元件的PCB區(qū)域使用實(shí)心接地平面或地面填充物對最佳性能至關(guān)重要。如果所使用的系統(tǒng)采用分體式數(shù)字和模擬接地層，TI通常建議接地層盡可能靠近設(shè)備連接在一起。

TI還強(qiáng)烈建議在給定系統(tǒng)中，數(shù)字元件，尤其是射頻部分，盡可能遠(yuǎn)離模擬電路。此外，盡可能縮短數(shù)字控制軌跡穿過模擬區(qū)域的距離，并避免將這些軌跡放置在敏感的模擬元件附近。數(shù)字回流通常流經(jīng)盡可能靠近數(shù)字通道的接地路徑。如果飛機(jī)沒有可靠的接地連接，這些電流可能會找到返回干擾模擬性能的電源的路徑。布局對溫度傳感功能的影響比ADC功能的影響更為顯著。

連接多個(gè)設(shè)備

當(dāng)將多個(gè)ADS1120設(shè)備連接到單個(gè)SPI總線時(shí)，通過為每個(gè)支持SPI的設(shè)備使用專用芯片選擇（CS）線，可以安全地共享SCLK、DIN和DOUT/DRDY。當(dāng)各設(shè)備的CS轉(zhuǎn)換為高電平時(shí)，DOUT/DRDY進(jìn)入3狀態(tài)模式。因此，無論配置寄存器中的DRDYM位設(shè)置為0還是1，DOUT/DRDY不能用于指示當(dāng)CS為高時(shí)新數(shù)據(jù)可用。只有專用的DRDY引腳表示新數(shù)據(jù)可用，因?yàn)镈RDY引腳即使在CS很高的情況下也會被激活。

然而，在某些情況下，DRDY引腳不能連接到微控制器。如果微控制器上沒有足夠的GPIO通道，或者串行接口必須電隔離，因此必須限制信道數(shù)量，則可能發(fā)生這種情況。因此，為了評估設(shè)備之一的新轉(zhuǎn)換何時(shí)準(zhǔn)備好，微控制器可以周期性地將CS丟棄到相應(yīng)的設(shè)備并輪詢DOUT/DRDY管腳的狀態(tài)。當(dāng)CS變低時(shí)，DOUT/DRDY引腳立即驅(qū)動高電平或低電平，前提是DRDYM位配置為1。如果DOUT/DRDY線在低CS上驅(qū)動低，則當(dāng)前有新數(shù)據(jù)可用于打卡。如果DOUT/DRDY線驅(qū)動高，則沒有新數(shù)據(jù)可用。要使此過程正常工作，在每次數(shù)據(jù)讀取操作之后必須發(fā)送16個(gè)附加SCLK，以確保在新的轉(zhuǎn)換完成之前DOUT/DRDY取高值。或者，可以使用RDATA命令隨時(shí)從設(shè)備檢索有效數(shù)據(jù)，而不必?fù)?dān)心數(shù)據(jù)損壞。

熱電偶測量

圖69顯示了使用內(nèi)部高精度溫度傳感器進(jìn)行冷端補(bǔ)償時(shí)熱電偶測量系統(tǒng)的基本連接。除了熱電偶本身，唯一需要的外部電路是兩個(gè)偏置電阻、一個(gè)簡單的低通抗混疊濾波器和電源去耦電容器。

偏置電阻器RB1和RB2用于將熱電偶的共模電壓設(shè)置在PGA規(guī)定的共模電壓范圍內(nèi)（在本例中，設(shè)置為中間電源AVDD/2）。如果應(yīng)用要求熱電偶偏向GND，則必須使用雙極電源（例如，AVSS=–2.5 V和AVDD=+2.5 V）來滿足PGA的共模電壓要求，或者必須繞過PGA。選擇偏壓電阻值時(shí)，必須小心，以免偏壓電流降低測量精度。偏壓電流流過熱電偶，會導(dǎo)致熱電偶引線中的自熱和附加電壓降。

除了偏置熱電偶，RB1和RB2也可用于檢測熱電偶導(dǎo)線開路。當(dāng)其中一根熱電偶引線失效斷開時(shí)，偏置電阻將模擬輸入AIN0和AIN1分別拉至AVDD和AVSS。因此，ADC讀取的滿標(biāo)度值超出熱電偶電壓的正常測量范圍，以指示該故障狀態(tài)。

雖然設(shè)備數(shù)字濾波器衰減噪聲的高頻分量，TI通常建議在輸入端提供一階無源RC濾波器，以進(jìn)一步提高性能。由RF1、RF2和差分電容CDIF構(gòu)成的差分RC濾波器的截止頻率為fC=1/[2π·（RF1+RF2）·CDIF]。還增加了兩個(gè)共模濾波電容器CM1和CM2，以衰減高頻共模噪聲分量。TI建議差分電容器CDIF至少比共模電容器CM1和CM2大一個(gè)數(shù)量級（10x），因?yàn)楣材ｋ娙萜髦械氖鋾?dǎo)致差分噪聲。

濾波電阻器RF1和RF2也用作限流電阻器。如果輸入端出現(xiàn)過電壓，這些電阻器將輸入裝置模擬輸入端（AIN0和AIN1）的電流限制在安全水平。在選擇濾波器電阻值時(shí)應(yīng)小心，因?yàn)榱魅牒土鞒鲈O(shè)備的輸入電流會導(dǎo)致電阻器之間的電壓降。此電壓降在ADC輸入端顯示為附加偏移誤差。TI建議將濾波器電阻值限制在1KΩ以下。

該裝置集成了一個(gè)高精度的溫度傳感器，可用于測量冷端溫度。要測量ADS1120的內(nèi)部溫度，必須通過在配置寄存器中將TS位設(shè)置為1，將設(shè)備設(shè)置為內(nèi)部溫度傳感器模式。為了獲得最佳性能，仔細(xì)的電路板布局對于在冷端和器件封裝之間獲得良好的導(dǎo)熱性至關(guān)重要。

但是，該裝置不執(zhí)行熱電偶的自動冷端補(bǔ)償。這種補(bǔ)償必須在與設(shè)備接口的微控制器中完成。微控制器請求裝置提供一個(gè)或多個(gè)熱電偶電壓讀數(shù)，然后將裝置設(shè)置為內(nèi)部溫度傳感器模式（TS=1），以獲取冷端溫度。補(bǔ)償冷端溫度的計(jì)算必須在微控制器上實(shí)現(xiàn)。

在某些應(yīng)用中，不能使用集成溫度傳感器（例如，如果精度不夠高或設(shè)備不能放置在離冷端足夠近的位置）。在這種情況下，設(shè)備的附加模擬輸入通道可用于用熱敏電阻、電阻式溫度檢測器或模擬溫度傳感器測量冷端溫度。

RTD測量

該設(shè)備集成了所有必要的功能（如雙匹配可編程電流源、緩沖參考輸入、PGA等），以便于實(shí)現(xiàn)比率計(jì)量的2線、3線和4線RTD測量。圖70顯示了使用集成在裝置中的勵(lì)磁電流源來激勵(lì)RTD以及實(shí)現(xiàn)RTD引線電阻自動補(bǔ)償?shù)谋嚷适?線RTD測量的典型實(shí)施。

圖70中的電路采用比例測量法。換言之，傳感器信號（在這種情況下，通過電阻式溫度檢測器的電壓）和ADC的參考電壓來自同一激勵(lì)源。因此，由溫度漂移或噪聲引起的誤差會抵消，因?yàn)檫@些誤差對傳感器信號和參考信號都是常見的。

為了使用該裝置實(shí)現(xiàn)比率式3線RTD測量，IDAC1連接至RTD的其中一根勵(lì)磁引線，而IDAC2連接至第二根勵(lì)磁導(dǎo)線。兩個(gè)電流具有相同的值，可通過配置寄存器中的IDAC[2:0]位進(jìn)行編程。該設(shè)備的設(shè)計(jì)確保了兩個(gè)IDAC值緊密匹配，即使是在不同溫度下。兩個(gè)電流的總和流過一個(gè)精密的低漂移參考電阻，RREF。通過參考電阻產(chǎn)生的電壓VREF如等式16所示。方程式17被用作ADC參考電壓，因?yàn)镮IDAC1=IIDAC2。

方程式18假設(shè)此時(shí)RTD（RLEADx）的單個(gè)引線電阻值為零。只有IDAC1激勵(lì)RTD產(chǎn)生電壓（VRTD），該電壓與溫度可靠的RTD值和IDAC1值成比例。

該裝置使用PGA對RTD內(nèi)部的電壓進(jìn)行放大，并將產(chǎn)生的電壓與參考電壓進(jìn)行比較，以產(chǎn)生一個(gè)數(shù)字輸出代碼，該代碼與方程式19至方程式21成比例：

從等式21可以看出，輸出代碼僅取決于RTD值、PGA增益和參考電阻（RREF），而不取決于IDAC1值。因此，勵(lì)磁電流的絕對精度和溫度漂移并不重要。然而，由于參考電阻的值直接影響測量結(jié)果，因此選擇一個(gè)溫度系數(shù)很低的參考電阻對限制由RREF溫度漂移引起的誤差非常重要。

第二個(gè)IDAC2用于補(bǔ)償RTD引線電阻上的電壓降引起的誤差。三線電阻式溫度檢測器的三根引線通常具有相同的長度，因此，引線電阻也相同。另外，IDAC1和IDAC2的值相同。因此，通過ADC輸入AIN0和AIN1的差分電壓（VIN）如等式22所示：

當(dāng)RLEAD1=RLEAD2且IIDAC1=IIDAC2時(shí)，式22減為式23：

換言之，只要引線電阻值和IDAC值匹配良好，RTD引線電阻上的電壓降引起的測量誤差就可以得到補(bǔ)償。

一階差分和共模RC濾波器（RF1、RF2、CDIF1、CCM1和CCM2）置于ADC輸入以及參考輸入（RF3、RF4、CDIF2、CCM3和CCM4）上。設(shè)計(jì)輸入濾波器的相同指南適用于熱電偶測量部分所述。為了獲得最佳性能，TI建議匹配輸入和參考濾波器的轉(zhuǎn)角頻率。有關(guān)匹配輸入和參考濾波器的更多詳細(xì)信息，請參閱應(yīng)用報(bào)告RTD比率測量和使用ADS1148和ADS1248（SBAA201）進(jìn)行過濾。

參考電阻RREF不僅用于為器件產(chǎn)生參考電壓，還將RTD的共模電壓設(shè)置在PGA規(guī)定的共模電壓范圍內(nèi)。換言之，通過參考電阻的電壓必須滿足方程式13到方程式15的要求。

在設(shè)計(jì)電路時(shí)，還應(yīng)注意滿足IDACs的合規(guī)電壓要求。IDAC要求最小凈空（AVDD–0.9 V）才能準(zhǔn)確操作。這一要求意味著必須始終滿足等式24。

該設(shè)備還提供了將idac路由到用于測量的相同輸入的可能性。如果濾波電阻值RF1和RF2足夠小并且匹配良好，那么IDAC1可以路由到AIN1，IDAC2可以路由到AIN0，如圖70所示。這樣，即使兩個(gè)共享同一參考電阻的3線電阻式溫度檢測器也可以用一個(gè)裝置進(jìn)行測量。

實(shí)施2線或4線RTD測量與圖70所示的3線RTD測量非常相似，只是只需要一個(gè)IDAC。圖71和圖72分別顯示了2線和4線RTD測量的典型電路實(shí)現(xiàn)。

橋梁測量

該設(shè)備提供了幾個(gè)特性，以便于比率電橋測量的實(shí)現(xiàn)（例如增益高達(dá)128 V/V的PGA、緩沖、差分參考輸入和低壓側(cè)電源開關(guān)）。

為了實(shí)現(xiàn)比率電橋測量，電橋激勵(lì)電壓同時(shí)用作ADC的參考電壓，如圖73所示。在這種結(jié)構(gòu)下，勵(lì)磁電壓的任何漂移也會出現(xiàn)在參考電壓上，從而消除漂移誤差。兩個(gè)設(shè)備參考輸入對中的任何一個(gè)都可以連接到電橋勵(lì)磁電壓。但是，只有負(fù)參考輸入（REFN1）可以內(nèi)部路由到低壓側(cè)電源開關(guān)。通過將電橋的低壓側(cè)連接到REFN1，該裝置可通過打開低壓側(cè)電源開關(guān)自動關(guān)閉電橋。當(dāng)配置寄存器中的PSW位設(shè)置為1時(shí)，設(shè)備在每次發(fā)出斷電命令時(shí)打開交換機(jī)，并在發(fā)送啟動/同步命令時(shí)再次關(guān)閉交換機(jī)。

PGA提供高達(dá)128V/V的增益，這有助于放大小的差分電橋輸出信號，以優(yōu)化ADC滿量程范圍。采用一個(gè)激勵(lì)電壓等于器件電源電壓的對稱電橋，保證了該電橋的輸出信號滿足PGA的共模電壓要求。

注意，最大輸入電壓限制為VIN（MAX）=[（AVDD–AVSS）–0.4 V]/增益，這意味著整個(gè)滿標(biāo)度范圍[FS=（AVDD–AVSS）/增益]不能用于此配置。這種限制是由于PGA放大器（A1和A2）的輸出驅(qū)動能力造成的；見圖39。每個(gè)放大器的輸出必須保持200mv遠(yuǎn)離軌道（AVDD和AVSS），否則PGA將變得非線性。因此，PGA的最大輸出擺幅限制在VOUT=（AVDD–AVSS）–0.4v。

偽代碼示例

下表顯示了一個(gè)偽代碼序列，其中包含設(shè)置設(shè)備和與設(shè)備接口的微控制器所需的步驟，以便在連續(xù)轉(zhuǎn)換模式下從ADS1120獲取后續(xù)讀數(shù)。專用的DRDY管腳用于指示新轉(zhuǎn)換數(shù)據(jù)的可用性。默認(rèn)配置寄存器設(shè)置更改為增益=16、連續(xù)轉(zhuǎn)換模式和同時(shí)50赫茲和60赫茲抑制。

通電；

延誤；

將微控制器的SPI接口配置為SPI模式1（CPOL=0，CPHA=1）；

如果CS引腳沒有永久性地綁低，配置連接到CS的微控制器GPIO作為輸出；

配置連接到DRDY引腳的微控制器GPIO作為中斷輸入；

將CS設(shè)置為設(shè)備低電平；

延誤；

發(fā)送復(fù)位命令（06h），確認(rèn)裝置上電后復(fù)位正確；

使用WREG命令（43h、08h、04h、10h和00h）寫入相應(yīng)的寄存器配置；

延誤；

作為健全性檢查，使用RREG命令讀回所有配置寄存器（23h）；

延誤；

發(fā)送啟動/同步命令（08h），以連續(xù)轉(zhuǎn)換模式開始轉(zhuǎn)換；

延誤；

清除CS到高（重置串行接口）；

循環(huán)

{

等待DRDY變低；

取CS低；

延誤；

發(fā)送16個(gè)SCLK上升沿，讀出DOUT上的轉(zhuǎn)換數(shù)據(jù)；

延誤；

清除CS到高；

}

取CS低；

延誤；

發(fā)送掉電命令（02h）停止轉(zhuǎn)換，使設(shè)備進(jìn)入斷電模式；

延誤；

清除CS到高；

TI建議在執(zhí)行任何測量或更改PGA增益時(shí)運(yùn)行偏移校準(zhǔn)。例如，可以通過將輸入端短路到中間電源（MUX[3:1]=1110）來測量設(shè)備的內(nèi)部偏移。然后，微控制器從輸入短路的設(shè)備中獲取多個(gè)讀數(shù)，并將平均值存儲在微控制器存儲器中。當(dāng)測量傳感器信號時(shí)，微控制器然后從每個(gè)設(shè)備讀數(shù)中減去存儲的偏移值，以獲得偏移補(bǔ)償結(jié)果。

　　安芯科創(chuàng)是一家國內(nèi)芯片代理和國外品牌分銷的綜合服務(wù)商,公司提供芯片ic選型、藍(lán)牙WIFI模組、進(jìn)口芯片替換國產(chǎn)降成本等解決方案,可承接項(xiàng)目開發(fā),以及元器件一站式采購服務(wù),類型有運(yùn)放芯片、電源芯片、MO芯片、藍(lán)牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍(lán)牙模組、WI模組及各類模組等電子元器件銷售。（關(guān)于元器件價(jià)格請咨詢在線客服黃經(jīng)理：15382911663）

　　代理分銷品牌有：ADI_亞德諾半導(dǎo)體/ALTBRA_阿爾特拉/BARROT_百瑞互聯(lián)/BORN_伯恩半導(dǎo)體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導(dǎo)體/HDSC_華大半導(dǎo)體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國民技術(shù)/NEXPERIA_安世半導(dǎo)體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導(dǎo)體/TD_TECHCODE美國泰德半導(dǎo)體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責(zé)聲明：部分圖文來源網(wǎng)絡(luò)，文章內(nèi)容僅供參考，不構(gòu)成投資建議，若內(nèi)容有誤或涉及侵權(quán)可聯(lián)系刪除。