特征
•支持DSD和PCM格式
•24位分辨率
•模擬性能:
−動態范圍:
−132 dB(9 V RMS,單聲道)
−129 dB(4.5 V RMS,立體聲)
−127 dB(2 V RMS,立體聲)
− THD+N: 0.0004%
•差動電流輸出:7.8 mA p-p
•8×過采樣數字濾波器:
-阻帶衰減:–130 dB
−通帶紋波:±0.00001 dB
•采樣頻率:10 kHz至200 kHz
•系統時鐘:128、192、256、384、512或768 fS(帶自動檢測)
•接受16位、20位和24位音頻數據
•PCM數訴格式:Standard、I2S和Left-Equired
•可提供外部數字濾波器或DSP的可選接口
•I2C兼容串行端口
•用戶可編程模式控制:
−數字衰減:0 dB至–120 dB,0.5 dB/步進
−數字去加重
−數字濾波器衰減:快或慢
−柔和靜音
•雙電源操作:
−5伏模擬電壓,3.3伏數字電壓
•5V容差數字輸入
•小型28鉛SSOP封裝,無鉛產品
應用
•A/V接收器
•SACD播放器
•DVD播放器
•高清電視接收器
•汽車音響系統
•數字多聲道記錄器
•其他需要24位音頻的應用程序
說明
DSD1794是一個單片CMOS集成電路,包括立體聲數模轉換器和支持電路在一個小的28引線SSOP封裝。數據轉換器采用TI先進的分段數模轉換器結構,以獲得優異的動態性能和改善的時鐘抖動容忍度。DSD1794提供平衡電流輸出,允許用戶從外部優化模擬性能。DSD1794接受PCM和DSD音頻數據格式,提供與音頻DSP和解碼器芯片的簡單接口。DSD1794還與外部數字濾波設備(DF1704、DF1706、PMD200)接口。支持高達200 kHz的采樣率。可通過兼容I2C的串行端口訪問全套用戶可編程功能。
功能框圖

典型性能曲線
數字濾波器
數字濾波器響應


去加重濾波器



模擬動態性能
電源電壓特性


注:PCM模式,TA=25°C,VDD=3.3 V,測量電路如圖34所示(VOUT=4.5 V rms)。
溫度特性


注:PCM模式,VDD=3.3V,VCC=5V,測量電路如圖34所示(VOUT=4.5V rms)。




注:DSD模式(FIR-4),32768點8平均值,TA=25°C,VDD=3.3V,VCC=5V,測量電路如圖35所示。
系統時鐘和復位功能
系統時鐘輸入
DSD1794需要一個系統時鐘來操作數字內插濾波器和高級段DAC調制器。系統時鐘應用于SCK輸入端(引腳7)。DSD1794有一個系統時鐘檢測電路,可自動檢測系統時鐘的工作頻率。表1顯示了常見音頻采樣率的系統時鐘頻率示例。如果delta-sigma調制器的過采樣率選擇為128 fS,則要求系統時鐘頻率超過256 fS。
時鐘輸入系統要求如圖24所示。為了獲得最佳性能,使用低相位抖動和噪聲的時鐘源是很重要的。為德州的L1794系列時鐘提供了一個很好的選擇。

(1)、I2C快速模式不支持此系統時鐘速率。
(2)、給定采樣頻率不支持此系統時鐘速率。

通電和外部復位功能
DSD1794包括上電復位功能。圖25顯示了這個函數的操作。當VDD>2 V時,通電復位功能啟用。初始化序列需要1024個系統時鐘,從VDD>2v開始。初始化周期結束后,DSD1794被設置為其默認重置狀態,如本數據表的模式控制寄存器部分所述。
DSD1794還包括使用RST輸入(引腳14)的外部復位功能。這允許外部控制器或主重置電路強制DSD1794初始化到其默認重置狀態。
圖26顯示了外部復位操作和定時。將第一個引腳設置為邏輯0,至少持續20 ns。這個RST引腳隨后被設置為邏輯1狀態,從而啟動初始化序列,這需要1024個系統時鐘周期。外部復位在DSD1794通電和系統時鐘激活之間存在延遲的應用中特別有用。

音頻數據接口
音頻串行接口
音頻接口端口是一個3線串行端口。它包括PLRCK(引腳4)、PBCK(引腳6)和PDATA(引腳5)。PBCK是串行音頻位時鐘,用于將PDATA上的串行數據輸入音頻接口的串行移位寄存器。串行數據被記錄到PBCK上升沿的DSD1794中。PLRCK是串行音頻左/右字時鐘。
DSD1794要求PLRCK和系統時鐘同步,但不需要PLRCK和系統時鐘之間的特定相位關系。
如果PLRCK和系統時鐘之間的關系變化超過±6 PBCK,內部操作在1/fS內初始化,模擬輸出強制為雙極零電平,直到完成PLRCK和系統時鐘之間的再同步。
PCM音頻數據格式和定時
DSD1794支持行業標準音頻數據格式,包括標準右對齊、I2S和左對齊。數據格式如圖28所示。使用控制寄存器18中的格式位FMT[2:0]選擇數據格式。默認的數據格式是24位I2S。所有格式都需要二進制二進制二進制補碼,MSB第一音頻數據。圖27顯示了串行音頻接口的詳細時序圖。

(1)、標準數據格式(右對齊);L-通道=高,R-通道=低

(2)、左對齊數據格式;L-通道=高,R-通道=低

(3)、I2S數據格式;L-通道=低,R-通道=高

外部數字濾波器接口和定時
DSD1794支持帶3線或4線同步串行端口的外部數字濾波器接口,允許使用外部數字濾波器。外部濾波器包括Texas Instruments DF1704和DF1706、Pacific Microsonics PMD200或可編程數字信號處理器。
在外部測向模式下,PLRCK(引腳4)、PBCK(引腳6)和PDATA(引腳5)分別定義為字時鐘WDCK、比特時鐘BCK和單聲道數據DATA。通過使用控制寄存器20的DFTH位來選擇外部數字濾波器接口,其功能是繞過DSD1794的內部數字濾波器。
當控制寄存器19的DFMS位被設置時,DSD1794可以處理立體數據。在這種情況下,DSDL(引腳1)和DSDR(引腳2)分別定義為L通道數據和R通道數據輸入。
外部數字濾波器接口模式的詳細信息在本數據表的外部數字濾波器接口應用部分中提供。
直接流數字(DSD)格式接口和定時
DSD1794支持DSD格式接口操作,包括使用內部模擬FIR濾波器進行帶外噪聲濾波。DSD格式接口由一個3線同步串行端口組成,其中包括DBCK(引腳3)、DSDL(引腳1)和DSDR(引腳2)。DBCK是串行位時鐘。DSDL和DSDR分別是L通道和R通道DSD數據輸入。它們被記錄在DBCK上升邊緣的DSD1794中。PLRCK(引腳4)和PBCK(引腳6)在DSD模式下連接到GND。通過設置控制寄存器20的DSD位來激活DSD格式接口。
本數據表的DSD格式(DSD模式)應用程序界面部分提供了有關DSD模式的詳細信息。
串行控制接口(I2C)
DSD1794支持I2C串行總線和標準和快速模式的數據傳輸協議作為從設備。I2C規范2.0中對該協議進行了說明。
從屬地址

DSD1794有7位作為自己的從機地址。從機地址的前五位(MSB)出廠時預設為10011。地址字節的下兩位是設備選擇位,可由ADR1和ADR0終端用戶定義。同一條總線上一次最多可以連接四個DSD1794。每個DSD1794在接收到自己的從機地址時作出響應。
分組協議
主設備必須控制分組協議,協議由起始條件、從機地址、讀/寫位、讀寫數據或讀確認、停止條件組成。DSD1794僅支持從接收機和從發射機。

寫入寄存器
主機可以使用單次或多次訪問寫入任何DSD1794寄存器。主機發送一個DSD1794從機地址和一個寫入位、一個寄存器地址和數據。如果需要多次訪問,則地址是起始寄存器的地址,后跟要傳輸的數據。當正確接收數據時,索引寄存器自動遞增1。當索引寄存器達到0x7F時,下一個值是0x0。當訪問未定義的寄存器時,DSD1794不發送確認。寫一個圖30的操作圖。

讀取寄存器
主機可以讀取DSD1794寄存器。寄存器地址的值預先存儲在間接索引寄存器中。主機在存儲寄存器地址后發送一個帶有讀位的DSD1794從機地址。然后DSD1794傳輸索引寄存器指向的數據。當數據在多次訪問期間傳輸時,索引寄存器自動遞增1。(寫入后第一次進入讀取模式時,索引寄存器不會遞增。當索引寄存器達到0x7F時,下一個值是0x0。當索引寄存器為0x10到0x1F時,DSD1794輸出一些數據,即使表3中沒有定義它。圖31是讀取操作的示意圖。

噪聲抑制
DSD1794采用系統時鐘(SCK)進行噪聲抑制。但是,在600ns內,噪聲尖峰不得超過兩個。在快速模式下,噪聲抑制工作在8mhz到40mhz之間的SCK頻率。但是,它在以下情況下工作不正常。
案例1:
1、 t(SCK)>120納秒(t(SCK):SCK周期;
2、 t(高)+t(D−HD)<t(SCK)×5;
3、 SCL高脈沖前半部分存在尖峰噪聲。
4、 在SDA下降之前,SDA高脈沖上存在尖峰噪聲。

當這些情況同時出現時,數據被認為是低的。
案例2:
1、 t(SCK)>120納秒;
2、 t(S−HD)或t(RS−HD)<t(SCK)×5;
3、 在保持時間內,SCL和SDA都存在尖峰噪聲。

當這些情況同時出現時,DSD1794無法檢測到啟動條件。
案例3:
1、 t(SCK)<50納秒;
2、 t(SP)>t(SCK);
3、 SCL在SCL下降后即出現尖峰噪聲。
4、 SCL下降前SDA上存在尖峰噪聲。

當這些情況同時出現時,DSD1794錯誤地檢測到啟動或停止條件。
典型接線圖

應用電路
為了真正實現DSD1794所能實現的高信噪比,應用電路的設計至關重要。這是因為在應用電路中產生的噪聲和失真是不可忽略的。
在圖33的電路中,輸出電平為2v RMS,達到127db信噪比。圖34的電路可以實現最高的性能。在這種情況下,輸出電平設置為4.5 V rms,達到129 dB S/N(立體聲模式)。在單聲道模式下,如果L通道和R通道的輸出被用作平衡輸出,則達到132dB的信噪比(見圖36)。
圖35顯示了DSD模式的電路,這是一個4階低通濾波器,以減少帶外噪聲。
I/V部分
每個輸出引腳(IOUTL+、IOUTL-、IOUTR+、IOUTR-)上DSD1794的電流在0 dB(滿標度)時為7.8 mA p-p。I/V轉換器(Vi)的電壓輸出電平由下式給出:

(Rf:I/V轉換器的反饋電阻)
建議I/V電路使用NE5534運算放大器以獲得指定的性能。動態性能,如增益帶寬,穩定時間,和轉換率的運算放大器影響音頻動態性能的部分。
微分截面
DSD1794電壓輸出后面是差分放大器級,它們將每個通道的差分信號相加,從而形成單端I/V運算放大器輸出。此外,差分放大器提供低通濾波功能。
差分電路推薦的運算放大器是線性技術LT1028,因為它的輸入噪聲很低。




外部數字濾波器接口的應用

與外部數字濾波器接口的應用
對于某些應用,可能需要使用外部數字濾波器來執行內插功能,因為與DSD1794的內部數字濾波器相比,它可以提供改進的阻帶衰減。
DSD1794支持多種外部數字濾波器,包括:
*德州儀器DF1704和DF1706
*太平洋微軟PMD200 HDCD濾波器/解碼器IC
*可編程數字信號處理器
通過在相應的控制寄存器中編程以下位來訪問外部數字濾波器應用模式:
DFTH=1(寄存器20)
用于為外部數字濾波器提供串行接口的引腳如圖37的連接圖所示。字時鐘(WDCK)信號必須在8×或4×期望的采樣頻率fS下工作。
系統時鐘(SCK)和接口定時
在使用外部數字濾波器的應用中,DSD1794要求WDCK和系統時鐘同步。系統時鐘相對于WDCK是無相位的。WDCK、BCK和數據之間的接口時序如圖39所示。
音頻格式
外部數字濾波器接口模式下的DSD1794支持右對齊音頻格式,包括16位、20位和24位音頻數據,如圖38所示。音頻格式由控制寄存器18的FMT[2:0]位選擇。


DSD格式(DSD模式)接口應用程序

特色
此模式用于直接與DSD解碼器接口,后者可在Super Audio CD (SACD)應用程序中找到。
通過在相應的控制寄存器中編程以下位來訪問DSD模式。
DSD=1(寄存器20)
DSD模式提供低通濾波功能,將1位過采樣數據流轉換為模擬域。使用模擬FIR濾波器結構提供濾波。四個FIR響應可用,并且由控制寄存器18的DMF[1:0]位選擇。
在輸入DSD數據之前必須設置DSD位,否則DSD1794錯誤地檢測到TDMCA模式,并且不能通過串行控制接口接受命令。
DSD格式接口時的引腳分配
*DSDL(引腳1):L通道DSD數據輸入;
*DSDR(引腳2):R通道DSD數據輸入;
*DBCK(引腳3):DSD數據的位時鐘(BCK)。

DSD模式下的模擬FIR濾波器性能




(1)、當DSD輸入信號效率為50%時,此增益與PCM 0 dB相比較。
系統時鐘要求
DSD1794的引腳3需要DSD模式的位時鐘(DBCK)。位時鐘的頻率可以是采樣頻率的N倍。通常,在DSD應用程序中N是64。
位時鐘與DSDL和DSDR之間的接口定時需要滿足相同的設置和保持時間規范,如圖42所示。
操作理論

DSD1794采用TI的高級段DAC架構,實現了出色的動態性能和對時鐘抖動的容忍度。DSD1794提供平衡的電流輸出。
通過數字濾波器的數字輸入數據被分為6個高位和18個低位。6個高位被轉換成反向互補偏移二進制(ICOB)代碼。與MSB相關聯的低18位由一個5電平的三階delta-sigma調制器處理,該調制器在64fs下工作。調制器的1電平相當于ICOB代碼轉換器的1 LSB。在ICOB轉換器和三階delta-sigma調制器中處理的數據組被合并成一個高達66電平的數字代碼,然后通過數據加權平均(DWA)處理,以減少元件失配產生的噪聲。來自DWA的高達66個電平的數據被轉換為差動電流段段中的模擬輸出。
該體系結構克服了傳統多位處理的各種缺點,并獲得了良好的動態性能。
模擬量輸出
下表和圖52顯示了數字輸入代碼和模擬輸出之間的關系。


安芯科創是一家國內芯片代理和國外品牌分銷的綜合服務商,公司提供芯片ic選型、藍牙WIFI模組、進口芯片替換國產降成本等解決方案,可承接項目開發,以及元器件一站式采購服務,類型有運放芯片、電源芯片、MO芯片、藍牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍牙模組、WI模組及各類模組等電子元器件銷售。(關于元器件價格請咨詢在線客服黃經理:15382911663)
代理分銷品牌有:ADI_亞德諾半導體/ALTBRA_阿爾特拉/BARROT_百瑞互聯/BORN_伯恩半導體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導體/HDSC_華大半導體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國民技術/NEXPERIA_安世半導體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導體/TD_TECHCODE美國泰德半導體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等
免責聲明:部分圖文來源網絡,文章內容僅供參考,不構成投資建議,若內容有誤或涉及侵權可聯系刪除。
Copyright ? 2002-2023 深圳市安芯科創科技有限公司 版權所有 備案號:粵ICP備2023092210號-1