特征

•微功率運行：5 V VDD時為950μA

•上電復位為零

•+2.7 V至+5.5 V模擬電源

•16位單調

•沉降時間：10μs至±0.003%FSR

•I2C™ 接口高達3.4 Mbps

•數據傳輸能力

•片上輸出緩沖放大器，軌對軌操作

•雙緩沖輸入寄存器

•最多支持16個DAC8574

•支持多達64個通道的同步更新

•在-40°C至105°C下運行

•小型16鉛TSSOP封裝

應用

•過程控制

•數據采集系統

•閉環伺服控制

•PC外圍設備

•便攜式儀器

說明

DAC8574是一種低功耗、四通道、16位緩沖電壓輸出DAC。它的片上精密輸出放大器可以實現軌對軌輸出擺動。DAC8574采用I2C兼容的雙線串行接口，支持高速接口模式，最多支持16個DAC8574，用于總線上總共64個信道。

DAC8574需要外部參考電壓來設置DAC的輸出范圍。DAC8574包含一個通電復位電路，確保DAC輸出在零伏時通電，并保持在那里直到對設備進行有效的寫入。DAC8574包含一個斷電功能，可通過內部控制寄存器訪問，該功能可降低5V下200nA設備的電流消耗。

該部件在正常運行時的低功耗使其非常適合便攜式電池供電設備。在VDD=5v時，功耗小于5mw，在斷電模式下降至1μW。

DAC8574有16導聯TSSOP封裝。

這種集成電路會被靜電放電損壞。德州儀器公司建議在處理所有集成電路時采取適當的預防措施。不遵守正確的操作和安裝程序可能會導致損壞。

ESD損壞的范圍從細微的性能下降到完全的設備故障。精密集成電路可能更容易受到損壞，因為非常小的參數變化可能導致器件不符合其公布的規格。

包裝/訂購信息

典型特征

TA=+25°C時，除非另有說明。

操作理論

D/A 部分

DAC8574的體系結構由一個字符串DAC和一個輸出緩沖放大器組成。圖45顯示了DAC體系結構的通用框圖。

DAC8574的輸入編碼為無符號二進制，其理想輸出電壓為：

其中D=加載到DAC寄存器的二進制代碼的十進制等效值；它的范圍從0到65535。

電阻串

圖46所示為電阻器組。它基本上是一個除以2的電阻器，后面是一個電阻串，每個電阻值為R。加載到DAC寄存器中的代碼通過關閉將串連接到放大器的開關之一來確定在串上的哪個節點上電壓被分接以饋入輸出放大器。由于該體系結構由一串電阻組成，所以它被指定為單調的。

輸出放大器

輸出緩沖器是一個增益為2的非互易放大器，能夠在其輸出上產生軌對軌電壓，其輸出范圍為0V至VDD。它能夠驅動2 kΩ的負載，并與1000 pF并聯接地在典型曲線中可以看到輸出放大器的源和匯能力。轉換速率為1v/μs，半刻度穩定時間為8μs，輸出空載。

I2C接口

2000年1月，飛利浦I2C總線開發的串行接口（參見I2C總線規范）。總線由具有上拉結構的數據線（SDA）和時鐘線（SCL）組成。當總線空閑時，SDA和SCL線路都被拉高。所有與I2C兼容的設備都通過開漏I/O引腳、SDA和SCL連接到I2C總線。主設備，通常是微控制器或數字信號處理器，控制總線。主機負責生成SCL信號和設備地址。主機還生成指示數據傳輸開始和停止的特定條件。從設備在主設備的控制下在總線上接收和/或發送數據。

DAC8574作為從機，支持I2C總線規范中定義的以下數據傳輸模式：標準模式（100 kbps）、快速模式（400 kbps）和高速模式（3.4 Mbps）。標準模式和快速模式的數據傳輸協議完全相同，因此在本文中它們被稱為F/S模式。高速模式的協議不同于F/S模式，稱為HS模式。DAC8574支持7位尋址；不支持10位尋址和一般調用地址。

F/S模式協議

•主機通過生成啟動條件啟動數據傳輸。開始條件是當SCL為高時SDA線路上發生從高到低的轉換，如圖47所示。所有兼容I2C的設備都應該識別啟動條件。

•主機隨后生成SCL脈沖，并在SDA線路上傳輸7位地址和讀/寫方向位R/W。在所有傳輸過程中，主機確保數據有效。有效的數據條件要求SDA線路在時鐘脈沖的整個高周期內保持穩定（見圖48）。所有設備都能識別主機發送的地址，并將其與內部固定地址進行比較。只有具有匹配地址的從設備通過在第9個SCL周期的整個高周期中將SDA線拉低來生成應答（見圖49）。當檢測到該確認時，主機知道與從機的通信鏈路已經建立。

•主設備生成更多的SCL周期，以將數據傳輸到從設備（R/W位1）或從設備接收數據（R/W位0）。無論哪種情況，接收器都需要確認發送器發送的數據。因此，確認信號可以由主機產生，也可以由從機產生，這取決于哪個是接收器。由8位數據和1位確認組成的9位有效數據序列可以根據需要繼續。

•為了發出數據傳輸結束的信號，當SCL線處于高位時，主機通過將SDA線從低拉到高來生成停止條件（見圖47）。這將釋放總線并停止與尋址從站的通信鏈路。所有兼容I2C的設備必須識別停止條件。在接收到停止條件時，所有設備都知道總線被釋放，它們等待一個啟動條件，然后是一個匹配的地址。

H/S模式協議

•當總線空閑時，SDA和SCL線路都被上拉裝置拉高。

•主機生成一個啟動條件，后跟一個包含H/S主代碼00001XXX的有效串行字節。此傳輸在F/S模式下以不超過400 Kbps的速度進行。不允許任何設備確認H/S主代碼，但所有設備必須識別它，并將其內部設置切換為支持3.4 Mbps操作。

•然后，主機生成重復啟動條件（重復啟動條件與啟動條件具有相同的定時）。在這種重復啟動條件下，協議與F/S模式相同，只是允許傳輸速度高達3.4 Mbps。停止條件結束H/S模式，并切換從設備的所有內部設置，以支持F/S模式。不應使用停止條件，而應使用重復啟動條件來確保總線處于H/S模式。

DAC8574 I2C更新序列

DAC8574需要一個啟動條件、一個有效的I2C地址、一個控制字節、一個MSB字節和一個LSB字節來進行一次更新。在接收到每個字節后，DAC8574通過在單個時鐘脈沖的高周期內將SDA線拉低進行確認。有效的I2C地址選擇DAC8574。控制字節設置所選DAC8574的操作模式。一旦控制字節選擇了操作模式，DAC8574期望一個MSB字節后跟一個LSB字節，以便進行數據更新。DAC8574對LSB字節后的確認信號的下降沿執行更新。

在需要更改操作模式之前，不需要重新發送控制字節。控制字節的位連續確定執行的更新類型。因此，對于第一次更新，DAC8574需要一個啟動條件、一個有效的I2C地址、一個控制字節、一個MSB字節和一個LSB字節。對于所有連續更新，只要控制命令保持不變，DAC8574需要一個MSB字節和一個LSB字節。

使用I2C高速模式（fscl=3.4 MHz），時鐘以3.4 MHz運行，除第一次更新外的每個16位DAC更新都可以在18個時鐘周期內完成（MSB字節、確認信號、LSB字節、確認信號），速度為188.88 KSPS。使用快速模式（fscl=400 kHz），時鐘以400 kHz運行，最大DAC更新速率限制為22.22 KSPS。一旦接收到停止條件，DAC8574將釋放I2C總線并等待新的啟動條件。

地址字節是在啟動條件之后從主設備接收的第一個字節。地址的前五位（MSB）出廠時預設為10011。地址的下兩位是設備選擇位A1和A0。A1，A0地址輸入可以連接到VDD或數字GND，或者可以由TTL/CMOS邏輯電平主動驅動。在DAC8574的通電序列期間，設備地址由這些引腳的狀態設置。多達16個設備（DAC8574）仍然可以連接到同一I2C總線。

DAC8574也支持廣播尋址。廣播尋址可用于同步更新或關閉多個DAC8574設備。DAC8574旨在與DAC857x和DAC757x系列的其他成員一起工作，以支持多通道同步更新。使用廣播地址，無論地址引腳的狀態如何，DAC8574都會響應。僅在寫入模式下支持廣播（主機寫入DAC8574）。

最高有效字節

最高有效字節MSB[7:0]由16位無符號二進制D/A轉換數據的8個最高有效位組成。C0=1，MSB[7]，MSB[6]表示斷電操作，如表8所示。

最低有效字節

最低有效字節LSB[7:0]由16位無符號二進制D/A轉換數據的8個最低有效位組成。DAC8574在LSB[0]位之后的確認信號的下降沿更新。

默認回讀條件

如果用戶在未首先向指定通道寫入數據的情況下啟動指定通道的回讀，則默認的回讀全部為零，因為回讀寄存器在通電復位階段初始化為0。

LDAC功能

根據控制字節，DAC在LS字節后的確認信號的下降沿同步更新。僅當外部定時信號用于異步更新DAC的所有通道時，才需要LDAC引腳。LDAC是一種正邊緣觸發異步輸入，允許四個DAC輸出電壓與臨時寄存器數據同時更新。LDAC觸發器只能在緩沖器臨時寄存器通過軟件正確更新后使用。

DAC8574寄存器

DAC8574作為從機接收器-標準和快速模式

圖51所示為標準和快速模式主發射機，用7位地址尋址DAC8574從接收機。

DAC8574作為從屬接收器-高速模式

圖52所示為高速模式主發送器，用7位地址為DAC8574從接收機尋址。

在標準/快速模式下，主發射機寫入從接收機（DAC8574）

所有寫訪問序列都以設備地址（R/W=0）開頭，然后是控制字節。此控制字節指定DAC8574的操作模式，并確定在隨后的讀/寫操作中訪問DAC8574的哪個通道。控制字節（PD0位）的LSB確定以下數據是斷電數據還是常規數據。

在（PD0位=0）的情況下，DAC8574期望按照以下順序接收數據：高字節-低字節-高字節-低字節…，直到識別出I2C總線上的停止條件或重復啟動條件（參考表4的數據輸入模式部分）。

在（PD0位=1）下，DAC8574期望接收2字節的斷電數據（請參閱表4的斷電模式部分）。

（1）、使用重復啟動來保證總線操作的安全，并循環回寫尋址階段，以便下次寫入。

（2）、一旦DAC8574正確尋址并發送控制字節，高字節-低字節序列可以重復，直到接收到停止條件或重復的啟動條件。

在HS模式下，主發射機寫入從接收機（DAC8574）

當以HS模式向DAC8574寫入數據時，主機開始以F/S模式傳輸所謂的HS主代碼（0000 1XXX）。主設備不允許HS確認，所以主機代碼后面是不允許的。

然后，主機切換到HS模式并發出一個重復的啟動條件，接著是地址字節（R/W=0），之后DAC8574通過將SDA拉低進行確認。這個地址字節后面通常跟控制字節，也由DAC8574確認。控制字節（PD0位）的LSB確定以下數據是斷電數據還是常規數據。

在（PD0位=0）的情況下，DAC8574期望按照以下順序接收數據：高字節-低字節-高字節-低字節….，直到識別出I2C總線上的停止條件或重復啟動條件（請參閱表5 HS模式寫入順序-數據）。

在（PD0位=1）的情況下，DAC8574預計接收2個字節的斷電數據（參考表5 HS模式寫入序列-斷電）。

（1）、使用重復啟動來保證總線操作的安全，并循環回寫尋址階段，以便下次寫入。

（2）、一旦DAC8574正確尋址并發送控制字節，高字節低字節序列可以重復，直到接收到停止或重復啟動條件。

DAC8574作為從機發射機-標準和快速模式

圖53顯示了標準和快速模式主發送器，該主發送器使用7位地址尋址DAC8574從發送器。

DAC8574作為從機發射機-高速模式

圖54顯示了高速模式下I2C主機尋址DAC8574（具有7位地址），作為從機發射機。

標準/快速模式下從發射機（DAC8574）的主接收機讀數

當從DAC8574讀回數據時，用戶從一個地址字節開始（R/W=0），之后DAC8574將通過拉低SDA進行確認。這個地址字節后面通常是控制字節，DAC8574也會對其進行確認。在此之后，主機有一個重復的啟動條件，地址用（R/W=1）重新發送。這由DAC8574確認，表示它準備好發送數據。然后，根據（PD0位），從DAC8574讀回兩個或三個字節的數據。Buff-Sel1和Buff-Sel0的值決定讀回哪個信道數據。隨后出現停止條件。

在（PD0位=0）下，DAC8574傳輸2個字節的數據，高字節隨后是低字節（參考表2）。數據回讀模式-2字節）。

在（PD0位=1）下，DAC8574傳輸3個字節的數據，斷電字節、高字節、低字節（參見表2）。數據回讀模式-3字節）。

主接收器在HS模式下從發射機（DAC8574）讀取數據

在HS模式下向DAC8574讀取數據時，主機開始傳輸，即F/S模式下的HS主代碼（0000 1XXX）。不允許任何設備確認HS主代碼，因此HS主機代碼后面跟著一個NOT acknowledge。

然后，主機切換到HS模式并發出一個重復的啟動條件，接著是地址字節（R/W=0），之后DAC8574通過將SDA拉低進行確認。這個地址字節后面通常是控制字節，DAC8574也會對其進行確認。

然后，有一個由主機啟動的重復啟動條件，地址以（R/W=1）重新發送。這由DAC8574確認，表示它準備好傳輸數據。然后根據（PD0位），從DAC8574讀回兩個或三個字節的數據。Buff-Sel1和Buff-Sel0的值決定讀回哪個通道數據。隨后出現停止條件。

在（PD0位=0）下，DAC8574傳輸2字節數據，先是高字節，后是低字節（參考表7 HS模式讀回序列）。

在（PD0位=1）下，DAC8574傳輸3字節數據，斷電字節后是高字節，然后是低字節（參考表7 HS模式讀回序列）。

開機復位

DAC8574包含上電復位電路，在通電期間控制輸出電壓。通電時，DAC寄存器充滿零，輸出電壓為0 V；在對DAC進行有效的寫入序列之前，它一直保持在那里。這在應用程序中很有用，在這些應用程序中，當DAC處于通電過程中時，了解DAC的輸出狀態非常重要。在通電前，不得將設備引腳調高。

斷電模式

DAC8574包含四種獨立的斷電操作模式。這些模式可通過MSB字節的兩個最高有效位進行編程，而（CTRL[0]=PD0=1）。表8顯示了這些位的狀態如何對應于設備的操作模式。

當（CTRL[0]=PD0=0）時，設備正常工作，每通道5V時，其正常功耗為250μA。然而，對于三種斷電模式，電源電流在5V時降至200NA（3V時為50NA）。不僅電源電流下降，而且輸出級也在內部從放大器的輸出切換到已知值的電阻網絡。這有一個優點，即在斷電模式下，設備的輸出阻抗是已知的。有三種不同的選擇：輸出通過1 kΩ電阻器、100 kΩ電阻器內部連接到GND或左開路（高阻抗）。輸出級如圖55所示。

當電源關閉模式激活時，所有線性電路都會關閉。但是，在斷電時，DAC寄存器的內容不受影響。對于VDD=5 V，退出斷電的時間通常為2.5μs；對于VDD=3 V，退出斷電的時間通常為5μs。（有關更多信息，請參閱典型曲線部分。）

DAC8574提供了一個基于通道寄存器操作的靈活斷電接口。通道由一個帶斷電電路的16位DAC、一個臨時存儲寄存器（TR）和一個DAC寄存器（DR）組成。TR和DR都是18位寬的。兩個MSB表示斷電條件，16個LSB表示TR和DR的數據。通過使用TR和DR的第17位和第18位，斷電條件可以像數據一樣臨時存儲和使用。內部電路確保在設置掉電標志（CTRL[0]=PD0）時，MSB[7]和MSB[6]被傳輸到TR[17]和TR[16]（DR[17]和DR[16]）。因此，DAC8574將斷電條件視為數據，所有操作模式對斷電仍然有效。可以向系統中的所有dac8574廣播掉電條件，或者可以在更新其他信道上的數據的同時同時關閉信道。

電流消耗

DAC8574通常在VDD=5V時消耗225μA，VDD=3V時消耗200μA，包括參考電流消耗。附加如果VIH<<VDD，數字輸入端可能會發生電流消耗。對于最有效的電源操作，建議在DAC的數字輸入端使用CMOS邏輯電平。在斷電模式下，典型的電流消耗為200毫安。在向DAC發出斷電命令后10至20ms的延遲時間通常足以使斷電電流降至10μA以下。

驅動電阻和電容負載

DAC8574輸出級能夠驅動高達1000 pF的負載，同時保持穩定。在偏移和增益誤差范圍內，當驅動電容性負載時，DAC8574可以運行軌對軌。2 kΩ的電阻負載可由DAC8574驅動，同時實現非常好的負載調節。當輸出電壓接近每根軌道時，負載調節誤差增大。當DAC的輸出在電阻負載下被驅動到正軌時，每個AB類輸出級的PMOS晶體管都可以進入線性區。當這種情況發生時，增加的紅外電壓降會惡化DAC的線性性能。這只會在DAC的數字輸入到電壓輸出傳輸特性的前20毫伏范圍內發生。如果在滿量程（在電阻負載條件下）要求良好的線性度，則施加在DAC8574上的參考電壓可降低到施加到VDD的電源電壓以下，以消除這種情況。

串擾和交流性能

DAC8574體系結構為每個DAC通道使用單獨的電阻串，以實現超低串擾性能。在相鄰信道滿標度變化期間，在一個信道上看到的直流串擾通常小于0.5 LSBs。測量到的交流串擾（對于全刻度，在一個信道上產生的1khz正弦波輸出，在剩余的輸出信道上測量）通常低于-100db。此外，DAC8574可實現96 dB信噪比（SNR）和65 dB總諧波失真（THD）的典型交流性能，使DAC8574成為在4 kHz或以下輸出頻率下要求高信噪比的應用的可靠選擇。

輸出電壓穩定性

DAC8574在器件的規定溫度范圍內具有良好的溫度穩定性，典型輸出電壓漂移為±3 ppm/°C。這使得每個通道的輸出電壓在±1°C的環境溫度變化范圍內保持在±25μV的范圍內。良好的電源抑制比（PSRR）性能將VDD上出現的電源噪聲從輸出端降低到遠低于10μV-s。結合良好的直流噪聲性能和真正的16位差分線性度，DAC8574成為閉環控制應用的理想選擇。

穩定時間和輸出故障性能

對于輸入處的全刻度代碼更改，可在10μs內實現DAC8574的16位精確范圍內的穩定時間。最壞情況下，連續代碼更改之間的調整時間通常小于2μs。DAC8574的高速串行接口設計為支持高達188ksps的更新速率。對于滿標度輸出擺動，當驅動200 pF電容性負載時，每個DAC8574通道的輸出級通常表現出小于100 mV的過沖和下沖。由于代碼到代碼的轉換不跨越Nx4096代碼邊界，代碼到代碼的更改問題非常低（~10μV）。由于DAC8574的內部分段，Nx4096代碼的每個交叉處都會出現代碼到代碼的小故障邊界。這些當N=15時，故障可能接近100mVs，但在~2μs內解決。

申請信息

以下各節給出了在各種應用中使用DAC8574的電路示例和提示

基本連接

對于許多應用，連接DAC8574非常簡單。DAC8574的基本連接圖如圖56所示。0.1μF旁路電容器有助于提供電源所需的瞬時額外電流。

DAC8574直接與標準模式、快速模式和高速模式I2C控制器接口。任何微控制器的I2C外圍設備，包括僅主設備和非多個主I2C外圍設備，都與DAC8574一起工作。DAC8574不執行時鐘拉伸（即，它從不將時鐘線拉低），因此，除非其他設備在同一I2C總線上，否則無需為此提供。

SDA和SCL線路上都需要上拉電阻器，因為I2C總線驅動器是開漏的。這些電阻的大小取決于總線的工作速度和總線上的電容。電阻值越高，功耗越小，但會增加總線上的轉換時間，從而限制總線速度。低值電阻器以較高的功耗為代價，允許更高的速度。長母線具有更高的電容，需要更小的上拉電阻來補償。如果上拉電阻太小，總線驅動器可能無法將總線線路拉低。

為I2C使用GPIO端口

大多數微控制器都有可編程的輸入/輸出引腳，這些引腳可以在軟件中設置為輸入或輸出。如果I2C控制器不可用，可以將DAC8574連接到GPIO引腳，并在軟件中模擬I2C總線協議，或進行位碰撞。圖57顯示了單個DAC8574的一個示例。

通過將GPIO線路設置為零，并在輸入和輸出模式之間切換以應用適當的總線狀態，可以實現與GPIO引腳的位碰撞。為了驅動低線，引腳被設置為輸出零；為了讓線路走高，引腳被設置為輸入。當pin被設置為input時，可以讀取該pin的狀態；如果另一個設備將線路拉低，那么該端口的輸入寄存器中的值將為零。

請注意，SCL線路上沒有顯示上拉電阻器。在這種簡單的情況下，不需要電阻器。微控制器可以簡單地保持線路輸出，并根據需要將其設置為1或0。它能做到這一點是因為DAC8574從不降低時鐘線。這種技術也可以用于多個設備，并且由于沒有電阻拉升，因此具有較低的電流消耗的優點。

如果總線上有任何設備可能會降低其時鐘線，則上述方法不應用過了SCL線應為高Z或零，并按常規提供一個上拉電阻器。還要注意，這在任何情況下都不能在SDA線路上實現，因為DAC8574會像所有的I2C設備一樣，不時地驅動SDA線路。

一些微控制器的GPIO端口內置了可選的強上拉電路。在某些情況下，它們可以被打開并用來代替外部的上拉電阻器。一些微控制器上也提供了弱上拉，但通常對于I2C通信來說太弱了。在投入生產前測試任何電路。

使用REF02作為DAC8574的電源

由于DAC8574需要極低的電源電流，一種可能的配置是使用REF02+5V精密參考電壓，為DAC8574的電源輸入和參考輸入提供所需的電壓，如圖58所示。如果電源非常嘈雜或系統電源電壓的某個值不是5 V，這一點尤其有用。REF02為DAC8574輸出穩定的電源電壓。

如果使用REF02，則需要向DAC8574提供的電流為950μA（典型值），VDD=5 V時的最大值為1600μA。加載DAC輸出時，REF02還需要向負載提供電流。所需的總典型電流（單個DAC輸出上有5 kΩ負載）為：950 μA + (5 V / 5 kΩ) = 1.950 mA

REF02的負載調節通常為0.005%/mA，由此產生的1.950-mA電流的誤差為488μV。這對應于0 V至5 V輸出范圍的6.4 LSB錯誤。

REF3040也可用于從5伏電源產生4.096伏參考電壓。

產生±5 V、±10 V和±12 V輸出，用于精密工業控制

工業控制應用需要由傳感器、ADC、MCU、DAC和執行器組成的多個反饋回路。環路精度和環路速度是此類控制回路的兩個重要參數。

回路精度：

在控制回路中，模數轉換器必須精確。偏移量、增益和DAC的積分線性誤差不是決定環路精度的因素。只要單調數模轉換器的傳輸曲線中存在一個電壓，環路就可以找到它并加以解決。另一方面，DAC分辨率和微分線性度確實決定了環路的精度，因為每個DAC步驟都決定了環路可以產生的最小增量變化。

小于-1lsb（非單調性）的DNL誤差會產生環路不穩定性。大于+1 LSB的DNL誤差意味著不必要的大電壓階躍，并錯過電壓目標。由于高DNL誤差，環路失去了其穩定性、分辨率和準確性。85XX數模轉換器提供16位有保證的單調性和±0.25lsb的典型DNL誤差，是精密控制回路的最佳選擇。

環路速度：

許多因素決定了控制回路的速度。通常，ADC的轉換時間和MCU的計算時間是控制環路時間控制的兩個主要因素。由于ADC轉換時間通常超過DAC轉換時間，所以DAC的穩定時間很少是主要因素。DAC偏移、增益和線性誤差只能在啟動期間減慢環路速度。一旦環路達到穩態運行，這些誤差不會進一步影響環路速度。根據環路傳輸函數的振鈴特性，DAC故障也會減慢環路速度。DAC8574的最大數據更新率為188 ksps，可支持高速控制回路。

發電工業電壓范圍：

對于控制回路應用，DAC增益和偏移誤差不是重要參數。這可以用來降低高壓控制電路設計中的微調和校準成本。使用四路運算放大器（OPA4130）、電壓基準（REF3040）和四路12位DAC（DAC7574），DAC8574可以產生控制回路所需的寬電壓波動。

配置的輸出電壓由下式給出：

固定的R1和R2電阻可用于粗略設置方程第一項所需的增益。一旦R2和R1正確設置增益，就可以使用DAC7574來設置所需的偏移電壓。殘余誤差不是環路精度的問題，因為偏移和增益誤差是可以容忍的。

對于±5 V操作：R1=10 kΩ，R2=15 kΩ，Vtail=3.33 V，Vref=4.096 V

對于±10-V操作：R1=10 kΩ，R2=39 kΩ，Vtail=2.56 V，Vref=4.096 V

對于±12-V操作：R1=10KΩ，R2=49KΩ，Vtail=2.45V，Vref=4.096V

DAC誤差的數字校正

對于需要提高精度的開環應用，可以測量和數字校正DAC8574的偏移和增益誤差。為了避免波形削波，建議分別在代碼1024和64512處進行偏移和增益誤差測量。DAC8574的總誤差由增益和偏移誤差控制，使用以下數字校正可將其提高一個數量級：

其中：

DIN=經過偏移和增益校正后的數字輸入代碼

DDIN=在偏移和增益校正之前向DAC輸入的數字代碼

OE=在代碼1024處測得的DAC錯誤（LSB）

FSE=在代碼64512處測得的DAC錯誤（LSB）

如果除法運算不可行，FSE測量可以在代碼32768而不是64512處進行。除以32768意味著15位算術右移。對轉移曲線的改進仍然是顯著的。

DAC8574積分線性度誤差在±5mV范圍內，因此對總的DAC只產生次要影響錯誤。使用DAC8574的分段線性近似、非易失性存儲器、積分線性誤差也可進行數字校正。有關詳細信息，請咨詢TI應用工程部。

64通道操作

DAC8574被設計為便于高通道計數操作。DAC8574支持多通道同步更新，單個I2C總線上最多64個通道支持16個DAC8574設備。使用多個DAC8574時，可以在同一總線上使用單通道DAC8571s來獲得奇數通道計數，或者如果某些通道只需要12位分辨率，則可以使用四通道DAC7574s。

數據或掉電可以串行地加載到每個信道的臨時寄存器中，并且一次廣播操作可用于同時更新所有設備的所有信道，同時與先前存儲的數據或斷電情況相同。另一個對系統啟動或關閉有用的功能是用一個廣播命令向所有頻道廣播相同的數據（或斷電條件）。

所有多通道系統更新都在最低有效字節后的確認信號的下降沿執行。

64通道操作需要6位地址解碼。4位地址解碼用于支持同一總線上的16個DAC8574設備，2位地址解碼用于從DAC8574的四個通道中選擇一個。從16個DAC8574設備中選擇一個的4位地址解碼如下：為了節省I2C地址空間，2位（A0和A1）用于I2C地址解碼，另外兩個位（A2和A3）用于本地地址解碼。在同一I2C總線上最多可以連接4個使用相同I2C地址的DAC8574設備。這四個具有相同I2C地址的設備可以使用A2和A3引腳進行本地解碼。如果多個設備使用相同的I2C地址，則多個設備同時確認。然而，為了使一個特定的設備響應命令，控制字C7和C6的前兩位的狀態必須與A3和A2管腳的狀態相匹配。每個I2C地址有四個設備和四個不同的I2C地址可在同一總線上啟用16個設備。

四個地址引腳應在通電時設置，地址位必須設置為與特定設備的地址引腳相匹配。要解碼多達16個DAC8574設備，A3、A2、A1、A0地址引腳和C7、C6、A1、A0地址位的邏輯狀態應如表9所示進行設置。

一旦選擇了DAC8574設備，信道選擇比特C2和C1可以選擇特定信道。總體而言，I2C地址位A1、A0、控制位C7、C6、C2和C1構成了從64種可能性中選擇一個信道所需的6位地址。

I2C尋址和擴展尋址都支持廣播操作。廣播地址（10010000）使所有的DAC8574設備都能監聽，而不管A0和A1管腳的狀態如何。另外，廣播命令（C5=C4=1）使所有設備都能監聽，而不管A2和A3引腳的狀態如何。同一個廣播命令（C5=C4=1）也選擇給定設備的所有頻道，而不管頻道選擇位的狀態如何。因此，同時更新多達64個信道的全局廣播消息使用10010000作為I2C地址，并且在控制字中有（C5＝C4＝1）。

布局

一個精密的模擬元件需要仔細的布局，足夠的旁路，以及干凈、調節良好的電源。

應用于VDD的電源應具有良好的調節性和低噪聲。開關電源和dc/dc變換器的輸出電壓經常出現高頻故障或尖峰。此外，數字元件可以在其內部邏輯開關狀態下產生類似的高頻尖峰。這種模擬量輸出和噪聲之間可以很容易地通過DAC和模擬電源之間的連接來耦合輸出。

與GND連接一樣，VDD應連接到與數字邏輯連接分離的正電源平面或跡線，直到它們在電源接入點連接。此外，強烈建議將1μF至10μF電容器與0.1μF旁路電容器并聯。在某些情況下，可能需要額外的旁路，例如100μF的電解電容器，甚至是由電感器和電容器組成的Pi濾波器，其設計基本上是對–5V電源進行低通濾波，消除高頻噪聲。

機械數據

注：A、所有線性尺寸單位均為毫米。

B、 本圖紙如有更改，恕不另行通知。

C、 主體尺寸不包括不超過0.15的模具飛邊或突出物。

D、 屬于JEDEC MO-153。

　　安芯科創是一家國內芯片代理和國外品牌分銷的綜合服務商,公司提供芯片ic選型、藍牙WIFI模組、進口芯片替換國產降成本等解決方案,可承接項目開發,以及元器件一站式采購服務,類型有運放芯片、電源芯片、MO芯片、藍牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍牙模組、WI模組及各類模組等電子元器件銷售。（關于元器件價格請咨詢在線客服黃經理：15382911663）

　　代理分銷品牌有：ADI_亞德諾半導體/ALTBRA_阿爾特拉/BARROT_百瑞互聯/BORN_伯恩半導體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導體/HDSC_華大半導體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國民技術/NEXPERIA_安世半導體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導體/TD_TECHCODE美國泰德半導體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責聲明：部分圖文來源網絡，文章內容僅供參考，不構成投資建議，若內容有誤或涉及侵權可聯系刪除。