特征
●最大轉換時間20μs
●單+5V電源操作
●與16位ADS7813兼容
●易于使用的串行接口
●0.3“DIP-16和SO-16
●±0.5LSB最大入口和DNL
●最小信噪比72dB
●使用內部或外部參考
●多輸入范圍
●35mW最大功耗
●無缺失代碼
●50μW斷電模式
應用
●數據采集系統
●工業控制
●試驗設備
●數字信號處理
說明
ADS7812是一款低功耗、單+5V電源、12位采樣模數轉換器。它包含一個完整的基于12位電容的SAR a/D,具有采樣/保持、時鐘、基準和串行數據接口。
轉換器可配置為各種輸入范圍,包括±10V、±5V、0V至10V和0.5V至4.5V。還可提供高阻抗0.3V至2.8V輸入范圍(輸入阻抗>10MΩ)。對于大多數輸入范圍,輸入電壓可以擺動到+16.5V或-16.5V,而不會損壞轉換器。
靈活的SPI兼容串行接口允許數據與內部或外部時鐘同步。ADS7812在-40°C至+85°C溫度范圍內以40kHz采樣率指定。可提供0.3英寸DIP-16或SO-16封裝。

注:(1)實際值可能變化±30%。
典型性能曲線
除非另有說明,否則在+5V輸入下,+5V,=+5V輸入。



基本操作
內部數據時鐘
圖1a顯示了在±10V輸入范圍內操作ADS7812的基本電路。要開始轉換并串行傳輸之前轉換的結果,必須為CONV輸入提供下降沿。“忙”將變低,表示轉換已開始,并將保持低位,直到轉換完成。在轉換過程中,上一次轉換的結果將通過數據傳輸,而DATACLK為串行數據提供同步時鐘。MSB的12位是二進制的補碼格式。每個數據位在數據時鐘忙在整個串行傳輸過程中為低電平,可用作幀同步信號。
外部數據時鐘
圖1b顯示了在±10V輸入范圍內操作ADS7812的基本電路。要開始轉換,必須為CONV輸入提供下降沿。“忙”將變低,表示轉換已開始,并將保持低位,直到轉換完成。就在轉換接近結束時忙上升之前,保存轉換結果的內部工作寄存器將被傳輸到內部移位寄存器。
內部移位寄存器通過DATACLK輸入時鐘。讀取轉換結果的推薦方法是在轉換完成后提供串行時鐘。有關詳細信息,請參閱本數據表讀取數據部分下的外部數據CLK。



開始轉換
如果轉換當前沒有進行,CONV輸入上的下降沿將樣本和保持置于保持模式,并開始轉換,如圖2所示,時間如表II所示。在轉換過程中,CONV輸入被忽略。啟動轉換不依賴于CS的狀態。每25μs(40kHz最大轉換率)可啟動一次轉換。沒有最低轉換率。
即使在轉換過程中忽略CONV輸入,在轉換期間該輸入應保持靜態。此數字輸入上的轉換可以很容易地耦合到轉換器的敏感模擬部分,從而對轉換結果產生不利影響(有關更多信息,請參閱本數據表的外部數字信號靈敏度部分)。
理想情況下,CONV輸入應變低,并在整個轉換過程中保持較低。它應該會在繁忙之后的某個時候回到高位。此外,在下一次轉換開始之前,它應該是高的,在t5給出的最短時間段內。這將確保CONV輸入上的數字轉換不會影響為下一次轉換而獲取的信號。
可接受的替代方法是在轉換開始后盡快返回CONV輸入高電平。例如,一個100ns寬的負向脈沖可以產生一個良好的CONV輸入信號。強烈建議從轉換開始后的時間t2到BUSY上升,CONV輸入應保持靜態(高或低)。在此期間,轉換器對外部噪聲更為敏感。




讀取數據
ADS7812的數字輸出采用二進制二元復合(BTC)格式。表3顯示了理想條件下數字輸出字與模擬輸入電壓之間的關系。
圖3顯示了ADS7812的各種數字輸入、數字輸出和內部邏輯之間的關系。
圖4顯示了何時更新ADS7812的內部移位寄存器,以及這與單個轉換周期的關系。這兩幅圖共同指出了ADS7812的一個非常重要的方面:在轉換完成之前,轉換結果是不可用的。下面幾節將討論這一點的含義。
內部數據時鐘
在EXT/INT連接低的情況下,轉換“n”的結果在轉換“n+1”期間串行傳輸,如圖5所示,時間如表II所示。數據的串行傳輸僅在轉換過程中發生。當傳輸未進行時,DATA和DATACLK低。
在轉換過程中,先前轉換的結果將通過數據傳輸,而DATACLK為串行數據提供同步時鐘。數據格式為12位,二進制2的補碼和MSB首先,每個人數據位在DATACLK的上升沿和下降沿都有效。在整個串行傳輸任務期間,忙碌度較低,可以用作幀同步信號。
外部數據時鐘
當EXT/INT處于高位時,轉換“n”的結果在轉換完成后、在下一個轉換(“n+1”)期間或這兩者的組合中計時。圖6顯示了轉換完成后讀取轉換結果的情況。圖7描述了在下一次轉換期間讀取結果的過程。圖8結合了圖6和圖7的重要方面,即在轉換完成后讀取部分結果,在下一次轉換期間讀取其余部分。
轉換結果的串行傳輸由DATACLK上的上升沿啟動。MSB的12位是二進制的補碼格式。每個數據位在DATACLK的下降沿有效。在某些情況下,可以使用DATACLK信號的上升沿。但是,最后一位需要一個額外的時鐘周期(圖6、7和8中沒有顯示)。


在繁忙上升之前,外部數據時鐘信號必須為低或CS必須為高(參見圖7和圖8中的時間t25)。如果沒有觀察到這一點,ADS7812的輸出移位寄存器將不會隨著轉換而更新結果。相反,則移位寄存器的先前內容將保留,新結果將丟失。
如果向DATACLK輸入提供超過12個時鐘周期,則數據輸出將在第13個時鐘周期的上升沿后變低。只要符合定時規范,ADS7812的操作就不會受到影響。在閱讀下面三段之前,請查閱本數據的外部數字信號敏感度部分床單。這個將解釋有關如何以及何時應用外部DATACLK信號的許多問題。
轉換后激活外部數據時鐘
獲得轉換結果的首選方法是在轉換完成之后和下一次轉換開始之前提供DATACLK信號,如圖6所示。注意,在下一次轉換開始之前,DATACLK信號應該是靜態的。如果不提供,DATACLK信號可能會影響所采集的電壓。
在下一次轉換期間激活外部數據時鐘
另一種獲得轉換結果的方法如圖7所示。由于輸出移位寄存器在轉換結束之前不會更新,所以在下一次轉換期間,上一個結果仍然有效。如果可以向ADS7812提供快速時鐘(≥2MHz),則可以在時間t2期間讀取結果。在此期間,來自DATACLK信號的噪聲不太可能影響轉換結果。


在轉換后和下一次轉換期間,外部數據時鐘處于活動狀態
圖8顯示了一個混合了前兩種方法的方法。這種方法適用于一次進行8位串行傳輸的微控制器和速度較慢的微控制器。例如,如果微控制器能夠產生的最快串行時鐘為1μs,并且必須使用兩個8位轉換器來獲取串行數據,則圖6中所示的方法將導致吞吐量降低(26kHz最大轉換率)。無法使用圖7中描述的方法,因為將違反時間t25。圖8中的方法提高了吞吐量(最大33kHz,時鐘為1μs),并且DATACLK在t25期間較低。
與ADS7813的兼容性
ADS7812和ADS7813的唯一區別在于內部控制邏輯和數字接口。由于ADS7813是一個16位轉換器,內部移位寄存器的寬度為16位。此外,在轉換過程中只進行16位的決定。因此,ADS7813的轉換時間約為ADS7812的133%。
本數據表中給出的時間安排將盡可能與ADS7813兼容。主要關注的是不同數量的串行時鐘。如果設計必須同時兼容ADS7812和ADS7813,建議首先考慮ADS7813。如果該設計能與ADS7813配合使用,那么它肯定能與ADS7812配合使用。布局方面也是如此(參見本數據表的布局部分)。
芯片選擇(CS)
CS輸入允許ADS7812的數字輸出被禁用,并在EXT/INT高時對外部DATACLK信號進行選通。與CS相關的啟用和禁用時間見圖9,ADS7812的邏輯框圖見圖3。可隨時禁用數字輸出。
請注意,即使CS很高,轉換也會在CONV的下降沿啟動。如果在整個轉換過程中EXT/INT輸入低(內部DATACLK)而CS高,則先前的轉換結果將丟失(串行傳輸發生,但DATA和DATACLK被禁用)。

模擬量輸入
ADS7812提供多種輸入范圍。這是通過將三個輸入電阻連接到模擬輸入(VIN)、接地(GND)或2.5V參考緩沖器輸出(BUF)來實現的。表一顯示了數據采集應用中通常使用的輸入范圍。這些范圍都是為了滿足規格表中給出的規格而指定的。表四包含了理想輸入范圍、相關輸入連接和有關范圍的注釋的完整列表。

輸入阻抗來自各種連接和內部電阻值(參考本數據表首頁的方框圖)。內部電阻值為典型值,因工藝變化而變化±30%。然而,電阻的比率匹配要比這個好得多。因此,輸入范圍在各個部分之間只會變化十分之幾個百分點,而輸入阻抗的變化可能高達±30%。
規格表包含模擬輸入范圍變化的最大限制,但僅適用于注釋字段顯示指定偏移和增益的范圍(包括表I中列出的所有范圍)。對于其他范圍,不測試偏移量和增益,也不指定。
表四中的五個輸入范圍不建議用于一般用途。對于其中兩個,輸入電壓超過絕對最大值。只要輸入電壓保持在絕對最大值以下,這些范圍仍然可以使用,但這將適度地顯著降低轉換器的滿量程范圍。
其他三個輸入范圍涉及在R2IN處的連接,該連接在地電位-0.3V以下驅動。該輸入有一個反向的ESD保護二極管接地。如果R2IN接地以下,該二極管將正向偏置,并將根據溫度將負輸入鉗制在-0.4V到-0.7V之間。在這里,這些范圍仍然可以使用的成本的全刻度范圍的轉換器。
注意,表IV假設REF引腳處的電壓為2.5V。如果使用內部參考電壓或外部參考電壓為2.5V,則這一點是正確的。其他參考電壓將改變表IV中的值。
高阻抗模式
當R1IN、R2IN和R3IN連接到模擬輸入時,ADS7812的輸入范圍為0.3125V至2.8125V,輸入阻抗大于10MΩ。此輸入范圍可用于將ADS7812直接連接到各種傳感器。圖10顯示了傳感器的阻抗與ADS7812的ILE和DLE的變化。ADS7812的性能可以通過允許更多的采集時間來提高傳感器阻抗。例如,對于相同的ILE/DLE性能,10μs的采集時間大約是傳感器阻抗的兩倍。
ADS7812的輸入阻抗和電容隨溫度變化非常穩定。假設傳感器也是如此,在ADS7812的指定溫度范圍內,圖10所示的圖形變化將小于百分之幾。如果傳感器阻抗隨溫度變化很大,則應使用最壞情況下的阻抗。
驅動ADS7812模擬輸入
一般來說,任何“相當快”、高質量的運算或儀表放大器都可以用來驅動ADS7812輸入。當轉換器進入采集模式時,從轉換器的輸入到放大器的輸出有一些電荷注入。這會導致較慢放大器的穩定時間不足。使用單電源放大器時要非常小心,尤其是當它們的輸出需要擺得非常靠近電源軌時。
此外,注意放大器的線性度。單電源和“軌對軌”放大器的輸出在接近電源軌時可能飽和。而不是放大器的傳遞函數是一條直線,曲線可以變成嚴重的“s”形。另外,注意放大器從源電流切換到反相電流的點。對于某些放大器,傳遞函數在這一點上可能明顯不連續,導致輸出電壓的顯著變化,而輸入電壓的變化要小得多。
德州儀器制造各種各樣的操作和儀表放大器,可用于驅動ADS7812的輸入。其中包括OPA627、OPA134、OPA132和INA110。
參考文獻
ADS7812可以使用其內部2.5V參考電壓或外部參考電壓進行操作。通過向REF引腳施加外部參考電壓,內部參考電壓被過度驅動。REF輸入端的電壓由單位增益緩沖器進行內部緩沖。緩沖器的輸出出現在BUF和CAP引腳上。
REF
REF引腳是內部2.5V參考的輸出或外部參考的輸入。1μF至2.2μF鉭電容器應連接在該引腳和接地之間。電容器應盡可能靠近ADS7812。
當使用內部基準時,參考銷不應連接到任何類型的有效負載上。外部負載將導致與內部參考串聯的內部4kΩ電阻器之間的電壓降。即使接地的4MΩ外部負載也會導致轉換器的滿標度范圍降低4 LSB。

參考電壓范圍是參考電壓2的全量程。增加參考電壓將增加相對于內部噪聲源的LSB大小,這反過來又可以提高信號的音調噪聲比。同樣,降低參考電壓將減小LSB大小和信噪比。
CAP
蓋銷用于補償內部參考緩沖器。應將1μF鉭電容器與0.01μF陶瓷電容器并聯,并將陶瓷電容器放置在盡可能靠近ADS7812的位置。端蓋管腳上的電容值對ADS7812的最佳性能至關重要。大于2.0μF的值可能會過度補償緩沖區,而低于0.5μF的值可能無法提供足夠的補償。
緩沖器
BUF引腳上的電壓是內部參考緩沖器的輸出。該引腳用于向模擬輸入或各種輸入提供+2.5V配置BUF輸出可以為外部負載提供高達1mA的電流。負載應該是恒定的,因為可變負載會通過調制BUF電壓來影響轉換結果。還請注意,當在轉換。介于轉換后,BUF輸出是安靜的。
斷電
ADS7812有一個斷電模式,通過將CONV設置為低,然后將PWRD設為高。這將關閉包括參考電路在內的所有模擬電路的電源,將功耗降低到50μW以下。要退出斷電模式,CONV取高,然后PWRD取低。注意,如果PWRD取高而CONV低,則轉換將啟動。
在斷電模式下,連接到CAP和REF的電容器上的電壓將開始泄漏。電容器電容器上的電壓漏失比REF電容器快得多(當PWDN很高時,ADS7812的REF輸入變得高阻抗,這對于電容器輸入是不正確的)。當退出掉電模式時,必須允許這些電容器重新充電并穩定到12位電平。圖11顯示了根據斷電所花費的時間(在室溫下),獲得有效的12位結果通常需要的時間量。該圖假設蓋腳上的總電容為1.01μF。
圖12提供了一個電路,如果斷電時間相當短(幾秒鐘或更少),則可以顯著縮短通電時間。低導通電阻MOSFET用于斷開蓋引腳上的電容與ADS7812內部的泄漏路徑。這使得電容器能夠在更長的時間內保持充電,從而減少了通電時充電所需的時間。有了這個電路,斷電時間可以延長到幾十或幾百毫秒,幾乎是瞬間通電。


布局
ADS7812應被視為精密模擬元件,并應完全位于印刷電路板的“模擬”部分。理想情況下,接地層應延伸至ADS7812下方和所有其他模擬元件下方。該平面應與數字地面分開,直到它們在電源連接處連接。這將有助于防止動態數字接地電流通過電源接地的公共阻抗。
對于設計。一可能是從位于ADS7812附近的線性調節器獲得+5V電源。如果源于數字+5V電源,5Ω至10Ω電阻器應與數字電源的電源連接串聯。可能還需要增加VS引腳附近的旁路電容(與10μF和0.1μF電容器并聯的額外100μF或更大電容器)。對于具有大量數字元件或非常高速數字邏輯的設計,這種簡單的電源濾波方案可能不夠。
對外部數字信號的靈敏度
所有基于逐次逼近寄存器的A/D轉換器都對外部噪聲源敏感。其原因將在以下段落中解釋。對于ADS7812和類似的A/D轉換器,這種噪聲通常是由外部數字信號的轉換引起的。雖然運行在轉換器附近的數字信號可能是噪聲源,但最大的問題是轉換器本身的數字輸入。
在許多情況下,系統設計者可能沒有意識到存在問題或潛在的問題。對于12位系統,這些問題通常發生在最低有效位,并且僅發生在轉換器傳遞函數的某些位置。對于一個16位轉換器,這個問題更容易發現。
例如,圖2中的時序圖顯示,在時間t2期間,CONV信號應該返回高電平。事實上,在轉換過程中,CONV信號可以隨時返回高電平。然而,在時間t2之后,CONV信號的轉換有可能在ADS7812芯片上產生大量噪聲。如果這種轉換恰好發生在錯誤的時間,轉換結果可能會受到影響。以類似的方式,DATACLK輸入上的轉換可能會影響轉換結果。
對于ADS7812,在轉換過程中有12個獨立的位決定。首先作出最高有效位的決定,在轉換結束時進行到最低有效位。每一個位決策都涉及到被測位應該被設置的假設。這與迄今取得的成果相結合。轉換器將這個綜合結果與實際輸入電壓進行比較。如果合并結果太高,則清除該位。如果結果等于或低于實際輸入電壓,則位保持高位。這就是為什么基本架構被稱為“逐次逼近寄存器”
如果到目前為止的結果是非常接近實際輸入電壓,那么比較涉及兩個非常接近的電壓。ADS7812的設計使得內部噪聲源在比較器結果被鎖存之前是最小的。但是,如果此時外部數字信號發生轉換,大量噪聲將耦合到ADS7812的敏感模擬部分。即使這種噪聲只在兩個電壓之間產生2mV的差異,轉換結果也將被3個計數或最低有效位(lsb)所關閉。(無論輸入范圍如何,ADS7812的內部LSB大小為610μV。)
一旦數字轉換導致比較器做出錯誤的位決定,則無法糾正該決定。所有隨后的比特判定都將是錯誤的(除非采用了某種類型的糾錯)。圖13顯示了一個出錯的逐次逼近過程。虛線表示正確的位決定應該是什么。實線表示轉換的實際結果。

在最敏感的時間段里,最敏感的是時間。此外,由于大多數數字信號在少數情況下發生轉換,所以由數字轉換產生的噪聲“事件”的峰值部分相當短暫納秒隨后的噪聲可能會持續比這更長的時間,并可能導致進一步的影響,這需要更長的穩定時間;但是,通常情況下,事件在幾十分鐘內結束納秒。
對于ADS7812,當第10位被決定時進行糾錯。在該比特判定期間,可以糾正先前比特判定期間可能發生的有限錯誤。然而,在第10位之后,不可能進行這種校正。注意,對于圖2、5、6、7和8中所示的時序圖,所有外部數字信號應在轉換開始后從8μs保持靜態,直到繁忙上升。在轉換過程中,第10位被確定為大約10μs到11μs。
應用程序信息
QSPI接口
圖14顯示了ADS7812和任何配備排隊串行外圍接口(QSPI)的微控制器(可在多個摩托羅拉設備上使用)之間的簡單接口。此接口假定轉換脈沖不是來自微控制器,并且ADS7812是唯一的串行外圍設備。
在啟用QSPI接口之前,微控制器必須配置為監控從選擇(SS)線路。當發生從低到高的轉換(指示轉換結束)時,可以啟用端口。如果不這樣做,微控制器和A/D轉換器可能無法正確同步。(從選擇行僅啟用通信,它不指示串行傳輸的開始或結束。)

圖15顯示了一個安裝了QSPI的微控制器接口,與三個ads7812相連。這種接口方案有許多可能的變化。如圖所示,QSPI端口產生一個公共CONV信號,該信號在所有三個轉換器上啟動轉換。轉換完成后,依次傳輸每個結果。QSPI端口完全可編程,無需處理器干預即可處理定時和傳輸。如果以這種方式生成CONV信號,則可以使用ADS7812進行交流和直流測量,因為CONV信號的抖動很低。注意,如果CONV信號是通過軟件命令生成的,它將有大量的抖動,并且只能進行低頻(DC)測量。

DSP56002接口
DSP56002串行接口具有串行外圍接口(SPI)兼容性模式,并進行了一些增強。圖16顯示了ADS7812和DSP56002之間的接口。與圖14中的QSPI接口一樣,必須對DSP56002進行編程,以便在SCI上發生從低到高的轉換時啟用串行接口。

DSP56002還可以提供CONV信號,如圖17所示。接口的接收和發送部分被解耦(異步模式),傳輸部分被設置為每隔一個傳輸幀生成一個字長幀同步(幀速率分配器設置為2)。預標度模數應設置為以所需轉換率的兩倍生成傳輸幀。
電路應用
圖18顯示了使用ADS7812的多路數據采集電路。MPC508A提供多路復用功能,而OPA134被配置為一個Sallen-Key,兩極,單位增益低通濾波器。


安芯科創是一家國內芯片代理和國外品牌分銷的綜合服務商,公司提供芯片ic選型、藍牙WIFI模組、進口芯片替換國產降成本等解決方案,可承接項目開發,以及元器件一站式采購服務,類型有運放芯片、電源芯片、MO芯片、藍牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍牙模組、WI模組及各類模組等電子元器件銷售。(關于元器件價格請咨詢在線客服黃經理:15382911663)
代理分銷品牌有:ADI_亞德諾半導體/ALTBRA_阿爾特拉/BARROT_百瑞互聯/BORN_伯恩半導體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導體/HDSC_華大半導體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國民技術/NEXPERIA_安世半導體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導體/TD_TECHCODE美國泰德半導體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等
免責聲明:部分圖文來源網絡,文章內容僅供參考,不構成投資建議,若內容有誤或涉及侵權可聯系刪除。
Copyright ? 2002-2023 深圳市安芯科創科技有限公司 版權所有 備案號:粵ICP備2023092210號-1