輸入回波損耗（S11）

輸入回波損耗是衡量輸入阻抗（過頻）與源阻抗匹配的程度。這是相對獨立的增益設置，無論是非轉換配置和反轉配置。典型特性顯示了圖48和圖49至1GHz電路的S11量級（無反轉增益分別為+8和反轉增益為-8操作）。無反轉操作提供更好的匹配更高的頻率，唯一的偏差是由于輸入引腳的寄生輸入電容。由于放大器本身顯示了非常高的輸入阻抗，所以無轉換輸入匹配只需通過電阻設置到非轉換輸入的接地上。反向操作也很好，但由于反向節點出現環路增益衰減效應，上升速度更快。逆變模式輸入匹配由圖49中的RG和RT并聯組合設置，因為逆變放大器節點可被視為虛擬接地。一個好的固定增益射頻放大器的輸入電壓駐波比（VSWR）<1.2:1。這對應于-21 dB的S11。OPA695通過100兆赫的反向工作模式和400兆赫的非轉換模式超過了這一性能。

輸出回波損耗（S22）

輸出回波損耗是衡量輸出阻抗（過頻）與負載阻抗匹配的程度。這是相對獨立的增益設置，無論是非轉換配置和反轉配置。輸出匹配阻抗為一階，通過在運算放大器的低阻抗輸出上增加一個串聯電阻來設置。

由于運算放大器本身顯示出隨頻率增加的低輸出阻抗，因此通過在輸出電阻器上添加一個小的均衡電容器，可以改善輸出匹配。典型特性顯示了測量的S22，無論有沒有這個2.5-pF電容器（穿過50Ω輸出電阻）。同樣，一個固定增益射頻放大器的良好匹配將產生1.2:1的駐波比（S22<–21 dB）。典型的特性曲線表明，一個簡單的50Ω輸出電阻保持在-21分貝到140兆赫之間，但在調諧電容器的情況下可以保持380兆赫。

正向增益（S21）

在所有高速放大器數據表中，正向增益是繪制在頻率上的小信號增益。非換向和逆變操作的區別在于，S21的相位從0°開始（非換向），而-180°開始（反轉）。這種反轉模式的初始相移對于大多數中頻帶應用來說并不重要。S21的相位沒有顯示在典型的特性中，但是與頻率成線性關系，并且可以通過放大器精確地建模為恒定的時間延遲。

典型特性顯示S21在一個信號增益范圍內，其中外部電阻已被調整以重新優化每個增益設置的平坦度。因為這是一個電流反饋運算放大器，當期望增益設置改變時，信號帶寬可以保持相對恒定。非轉換帶寬與增益的關系圖顯示帶寬與增益之間的一些變化（由于反向節點上的寄生電容效應），而逆變操作模式的變化很小。

在運算放大器數據表中，信號增益通常被稱為V/V。這是從輸入到輸出的電壓增益，由外部電阻比率設置。分頻器的阻抗是由一個電阻與一個串聯的電阻相匹配的，因為這個電阻的輸出是由一個電阻來匹配的。圖48中非換向電路匹配負載的對數增益為：

圖49逆變電路匹配負載的對數增益為：

圖48和圖49中使用的特定電阻值為匹配負載提供了最大平坦帶寬和12 dB增益。噪聲系數部分的設計表總結了圖48和圖49所示電路在期望增益范圍內所需的電阻值。

隨著期望信號增益的增加，可實現的帶寬減小。在不發生變化的情況下，其下降速度相對較快，如典型特征所示。逆變配置保持幾乎恒定的帶寬（使用正確選擇的外部電阻值），直到RG減小到等于50Ω，并保持在該值以滿足輸入阻抗匹配要求，圖49中通過增加RF實現增益的進一步增加。然后帶寬迅速下降，如典型特性中-16 V/V的增益圖所示。

反向隔離（S12）

反向隔離是一種測量注入輸出引腳的功率返回源的方法。由于運算放大器幾乎是單向信號設備，所以很少對運算放大器進行規定。在300MHz以下，圖48的非反轉配置比圖49的反轉提供了更好的隔離。通過350兆赫，兩者的隔離度都遠低于40分貝。

動態范圍限制

射頻放大器應用的下一個考慮因素是動態范圍的限定。典型的固定增益射頻放大器包括：

•–1-dB壓縮（最大輸出功率的測量）

•雙音，三階，輸出互調截距（可實現的無雜散動態范圍的測量）

•噪聲系數（通過放大器時信噪比下降的量度）

–1-dB壓縮

-1-dB壓縮功率的定義是輸出功率，其中實際功率比輸入功率小1dB，再加上對數增益。在經典的射頻放大器中，這通常比三階截距小10分貝。這種關系不適用于運算放大器，因為環路增益使截距提高了10分貝，遠高于1分貝的壓縮。OPA695的-1-dB壓縮的一個簡單估計是匹配負載下可用的最大非回轉限制輸出電壓擺幅，轉換為1db的功率以滿足定義。對于OPA695 on±5-V電源，其輸出將在輸出引腳處提供約±4.0 V或在匹配負載下提供±2.0 V。從VPP到功率的轉換（對于正弦波）為：

將負載時的4.0-VPP擺幅轉換為dBm可得到16 dBm；在此基礎上增加1 dB（以滿足定義）可使OPA695在±5-V電源下工作時壓縮17 dBm–1-dB。對于需要低于OPA695的全轉換速率的頻率，這是一個很好的估計。

給定可用轉換率和期望峰值輸出擺幅（正弦波輸出引腳處）的最大工作頻率為：

將4600-V/μs的轉換率置于反轉操作模式下，并且輸出引腳處的4.0-V峰值輸出擺幅可獲得259 MHz的最大頻率。這是匹配負載下-1-dB壓縮為17 dBm的最大頻率。在較低的輸出功率下，更高的可用帶寬是可能的，如大信號帶寬曲線所示。如圖所示，7-VPP輸出在100mhz頻率響應平坦度幾乎完美，無論是非逆變還是逆變操作。

雙音三階輸出互調截獲（OP3）

在窄帶中頻帶中，每個放大器通常饋入一個能衰減大多數諧波失真項的帶通濾波器。剩下的最麻煩的失真是第三階，雙音互調，它可以非常接近（在頻率上）期望的信號，并且不能被過濾掉。如果將兩個測試頻率定義為FO+ΔF和FO–ΔF，則三階互調失真產物將在FO+3ΔF和FO–3ΔF處下降。如果兩個測試功率電平（PT）相等，則OPA695在這些頻率下產生三階雜散項（PS），并且在低于測試功率水平的功率電平下，由以下公式給出：

典型特征中所示的三階截距圖顯示，低頻時截距非常高，隨頻率增加而減小。此截距在匹配負載下定義，以允許與固定增益射頻放大器直接比較。要在匹配負載下產生2-VPP全雙音包絡，在匹配負載（1vpp）下，每個功率電平必須為4dbm。使用方程式5和反轉操作的性能曲線，在50 MHz（41.5 dBm截距）下，3階雜散將比這些4dBm測試音調低2×41.5–4）=75 dB。對于只使用13毫安電源電流的放大器來說，這是一個異常低的失真。如果輸出直接驅動到ADC輸入的較輕負載中，則此性能水平的顯著改進也是可能的。

這種非常高的截獲與靜態功率是由OPA695的高環路增益實現的。然而，這種環路增益確實會隨頻率而降低，從而導致典型特性中所示的OP3性能下降。如果在200兆赫的情況下，截獲放大器的輸出在200兆赫至200兆赫時盡可能達到21兆赫。截獲性能隨增益設置而略有變化，在較高增益時降低（即增益大于典型特性曲線中使用的8 V/V或12 dB增益），在低增益時增加。

噪聲系數

所有固定增益射頻放大器都顯示出非常好的噪聲系數（通常<5 dB）。對于寬帶放大器，這是通過一個低噪聲輸入晶體管和一個通過反饋設置的輸入匹配來實現的。這種反饋大大降低了固定增益射頻放大器的噪聲系數，但也使輸入匹配依賴于負載，而輸出匹配依賴于輸入端的源阻抗。

運算放大器的噪聲系數總是高于固定增益射頻放大器，這是因為運算放大器的內部電路更復雜（提供更高的輸入噪聲電壓和電流項）。此外，對于簡單電路，輸入匹配設置為電阻。所獲得的是一個幾乎完美的I/O阻抗匹配，更好的負載隔離，非常高的三階截獲相對于靜態功率。如果OPA695在if鏈中具有足夠的增益，則可以接受這些較高的噪聲值。

運算放大器噪聲系數方程至少包括六個項（請參見噪聲性能），這是由于外部電阻。作為參考點，圖48的電路具有14 dB的輸入噪聲系數，而圖49的反相配置具有11 dB的輸入噪聲系數。在較高的增益下，反轉噪聲系數通常比等效增益、無反轉配置稍好一些。通過在輸入端加入一個1:2匝的升壓比變壓器，提高了OPA695的無反轉結構的噪聲系數。這個配置如圖52所示。

該變壓器提供了一個無噪聲的電壓增益，以犧牲較高的源阻抗，為OPA695無轉換輸入電流噪聲。變壓器二次側的200Ω電阻器仍將輸入阻抗設置為50Ω。一個1:2匝比的變壓器將把200Ω作為50Ω的阻抗反射到變壓器的輸入側。使用1:2的升壓變壓器也可以將所需的放大器增益降低1/2，以獲得任何特定的期望整體增益。

表1、表2和表3總結了作為精密中頻放大器運行的OPA695的三個電路選項在所需增益設置上的建議電阻值和產生的噪聲值。在每種情況下，RF和RG都會根據最佳帶寬和所需增益進行調整。

在所有情況下，都會顯示電阻的精確計算值；在應用程序中，選擇最接近表中數值的標準電阻值。

設備功能模式

OPA695有兩種功能模式。通過將邏輯1（>3.3V）應用于非禁用（禁用條）引腳，可以訪問第一個功能模式。在這種模式下，放大器完全啟用，并將消耗13毫安的電源電流。

第二個功能模式是禁用狀態。通過對非禁用引腳應用邏輯0（<1.8 V）來訪問禁用狀態。在這種模式下，放大器被完全禁用，只消耗100μa的電流。

應用與實施

注意：以下應用章節中的信息不是TI組件規范的一部分，TI不保證其準確性或完整性。TI的客戶負責確定組件的適用性。客戶應驗證和測試其設計實現，以確認系統功能。

申請信息

聲表面波濾波器緩沖器

中頻帶的一個常見要求是用足夠的增益緩沖混頻器的輸出，以恢復窄帶SAW濾波器的插入損耗。圖65顯示了驅動聲表面波濾波器的一種可能的配置。圖53顯示了50Ω負載下的截距。該電路在電壓增益為–8 V/V的逆變模式下工作，使用增益設置電阻器提供50Ω的輸入匹配，具有針對最大帶寬（在本例中為700 MHz）優化的反饋，并通過50Ω的輸出電阻在SAW濾波器的輸入端進入匹配網絡。如果聲表面波濾波器的插入損耗為12分貝，則在聲表面波濾波器的通帶中，在聲表面波輸出端（可能是下一個中頻放大器或混頻器的輸入阻抗）的50Ω負載的凈增益為0分貝。在這個應用中使用OPA695將第一混頻器與SAW濾波器的阻抗隔離，并在SAW濾波器帶寬中提供非常低的二階、三階雜散電平。反向操作可提供最寬的帶寬，最大增益為–12V/V（15.6dB）。無反轉操作在增益設置高于此值時提供了更高的帶寬，但也會略微降低截獲和噪聲系數性能。

本振緩沖放大器

OPA695還可用于緩沖混頻器的本振（LO）。在+2的電壓增益下工作，OPA695為本振提供了近乎完美的負載隔離，混頻器的凈增益為0分貝。可考慮通過1.4GHz服務水平的應用，但最佳運行條件是服務水平<1.0GHz，增益為+2。OPA695還可以提供增益，以驅動混頻器的更高功率電平。OPA695作為LO緩沖器的一個選項如圖54所示。因為OPA695可以驅動多個輸出負載，兩個相同的本振信號可以通過兩個串聯的50Ω輸出電阻分接輸出到分集接收機中的混頻器。該電路設置為輸出引腳的電壓增益為+2V/V，混頻器的增益為+1V/V（0dB），但可以很容易地進行調整以提供更高的增益。

寬帶電纜驅動應用

OPA695的高轉換率和帶寬可用于滿足最苛刻的電纜驅動應用。

電纜調制解調器返回路徑驅動程序

標準電纜調制解調器上游驅動器通常需要在5兆赫至65兆赫的帶寬上驅動高功率，同時提供<–50分貝的失真。高度集成的解決方案（包括可編程增益級）往往達不到這個目標，因為從放大器輸出到線路的高損耗。OPA695更高的增益運算能力和極高的轉換速率為以所需的無雜散動態范圍傳輸該信號提供了一種低成本的解決方案。圖55顯示了使用OPA695作為電纜調制解調器返回路徑的上游驅動程序的一個示例。在這種情況下，驅動器的輸入阻抗由增益電阻（RG）設置為75Ω。可調增益級所需的輸入電平被OPA695提供的15.5dB增益顯著降低。在這個例子中，物理75Ω輸出匹配電阻，連同雙工器中的3dB損耗，在線路上使輸出擺幅衰減9 dB。在這個例子中，一個單一的+12-V電源被用來實現6-VPP輸出引腳電壓通過65mhz的最低諧波失真。在這個例子中，對于6-VPP輸出引腳電壓擺幅，通過65mhz的小信號帶寬和<-54dbc失真得到了測量性能。

這種電路的另一個選擇是使用兩個OPA695s驅動輸出變壓器的差分驅動器。這可以用來將可用的線路功率加倍，或者通過將每個階段所需的輸出擺幅減半來改善失真。MCNS規范要求的通道禁用必須通過使用PGA禁用功能來實現。MCNS禁用規范要求在信號通道關閉的情況下保持輸出阻抗匹配。OPA695的禁用特性主要用于節能，并將輸出和逆變輸入引腳置于高阻抗模式。這不能保持所需的輸出阻抗匹配。在圖55的輸入端關閉信號，同時保持OPA695激活，保持阻抗匹配，同時使線路上的噪聲很小。由于OPA695的低輸入噪聲，圖55電路（PGA源關閉，但仍呈現75Ω源阻抗）的線路噪聲將非常低4 nV/√Hz（–157 dBm/Hz）。

RGB視頻線路驅動器

OPA695的極高帶寬以+2的增益運行，支持諸如輔助監視器驅動等應用的最快RAMDAC輸出。增益2V/V視頻線驅動器顯示了在125MHz時0→+1V輸入方波的測量性能。一般來說，放大器所需的全功率帶寬必須至少為像素速率的一半。OPA695的非互易增益為+2，轉換速率為2900V/μs，標準RGB視頻電平的輸出引腳電壓擺幅為1.4VPP，帶寬為600MHz，可支持高達1.26GHz的像素速率。圖56顯示了一個例子，其中三個opa695為高分辨率RGB RAMDAC提供輔助監視器輸出。

從一個高轉換速率的視頻轉換電路，從一個更高的帶寬轉換到一個高帶寬的視頻轉換電路。這將提供比圖56的電路更清晰的像素邊緣。大多數高速數模轉換器都是電流控制設計，既有用于視頻的輸出電流信號，也有通常被丟棄到匹配電阻器中的互補輸出。互補電流輸出可以作為輔助輸出，如果它是反向的，如圖57所示。在圖57的電路中，互補電流輸出端接一個等效的75Ω阻抗（RT和RG的并聯組合），該阻抗還提供了一個電流分割，以減少通過反饋電阻器RF的信號電流。這使得RF可以增加到保持平坦頻率響應的值。由于互補電流輸出基本上是一個反向的視頻信號，該電路在OPA695的輸出端為零DAC輸出電流設置一個白色視頻電平（在非反轉輸入端使用0.77伏直流偏壓），然后反轉互補輸出電流，以產生從零輸出電流時的1.4伏到最大輸出電流電平下的0伏的信號（假設最大輸出電流為20毫安）。這提供了一個非常寬帶（>800兆赫）視頻信號能力。

任意波形驅動器

OPA695可作為中等輸出功率任意波形驅動器應用的輸出級。當在±5 V電源上操作OPA695時，通過一個50Ω的串聯匹配電阻器驅動至50Ω匹配負載，可在匹配負載（15 dBm）下實現高達4.0-VPP的擺動。此功率水平可用于增益為±8，且通過100 MHz平坦響應。當直接從互補電流輸出DAC接口時，考慮圖57中的電路，該電路針對所考慮的特定DAC的峰值輸出電流進行了修改。如果需要來自互補電流輸出DAC的純交流耦合輸出信號，考慮使用圖58電路的推挽輸出級。這里的電阻值是為20毫安峰值輸出電流DAC計算的，在匹配負載（18 dBm）下產生高達5-VPP的擺動。這種方法在負載下提供更高的功率，同時具有較低的二次諧波失真。

對于20毫安峰值輸出電流DAC，由于輸出端接地電阻為200Ω，因此10毫安的中標度電流提供2伏直流輸出共模工作電壓。每個輸出端的總交流阻抗為50Ω，在DAC的2-V共模電壓周圍產生±0.5-V的擺動。這些電阻器還充當電流分配器，通過反饋電阻器（464Ω）發送75%的DAC輸出電流。阻塞電容器將OPA695的輸出電壓接地，并在每個放大器輸出處將單極DAC輸出電流轉換為0.75×20ma×464Ω=7vpp的雙極擺幅。每一個輸出正好與另一個輸出相差180°，產生兩個7vpp到匹配的電阻器中。為了限制峰值輸出電流和改善失真，圖58的電路設置了1.4:1的降壓變壓器。這反映出變壓器一次側的50Ω負載為100Ω。對于兩個放大器輸出端的最大14-VPP擺幅，匹配電阻器將在變壓器輸入端將其降至7vpp，然后在變壓器輸出端的50Ω負載下降至最大5-VPP。這種降壓方法將峰值輸出電流降低到14vp/（200Ω）=70ma。

差分I/O應用

OPA695提供了非常低的三階失真項，對于單放大器操作來說，它具有主要的二階失真。對于最低失真，特別是在需要差分輸出的情況下，在差分I/O設計中操作兩個OPA695s可以抑制這些偶數階項，通過高頻率和高功率提供極低的諧波失真。差分輸出通常是高性能ADC、雙絞線驅動和混頻器接口的首選。實現差分I/O的兩種基本方法是無反轉或反轉配置。因為輸出是差分的，所以信號的極性有點無意義；這里的“非反轉”和“反轉”術語適用于將輸入帶到兩個OPA695s中的情況。每種方法都有其優缺點。圖59顯示了非反轉差分I/O應用程序的基本起點。

這種方法允許源端阻抗獨立于信號增益。例如，簡單的差分濾波器可以包括在信號路徑中直到非反轉輸入，而不與增益設置交互。圖59電路的差分信號增益為：

由于OPA695是一個電流反饋放大器，其帶寬主要由反饋電阻值控制：圖59顯示了500Ω的典型值。然而，僅使用RG電阻，可以以相當大的自由度來調整差分增益。RG可以是對差分頻率響應提供隔離整形的無功網絡。交流耦合應用通常包括與RG串聯的阻塞電容器。這將在低頻時將增益降低到1，在更高的頻率下上升到上面所示的AD表達式。圖59中的非反轉輸入方法可用于比反轉輸入方法更高的增益，但由于運行非反轉輸入與反轉輸入模式的OPA695的轉換率較低，因此可能具有較低的全功率帶寬。

單電源或交流耦合增益的各種組合也可以使用圖59的基本電路來實現。兩個非互易輸入端的共模偏置電壓以1的增益傳遞到輸出端，因為在每個逆變節點上相等的直流電壓不會產生通過RG的電流。該電路顯示從輸入到輸出的共模增益為1。如果沒有必要（使用輸入變壓器），電源連接必須移除該共模信號，或者輸入端的共模電壓可以設置輸出共模偏置。如果該電路的低共模抑制是一個問題，輸出接口也可用于抑制該共模。例如，大多數現代差分輸入adc都能很好地抑制共模信號，而通過變壓器的線路驅動器應用也能消除變壓器二次側的共模信號。

圖60顯示了配置為逆變放大器的差分I/O級。在這種情況下，增益電阻（RG）成為電源輸入電阻的一部分。這提供了比無反轉配置更好的噪聲性能，但限制了將輸入阻抗與增益分開設置的靈活性。

這兩個非轉換輸入提供了一個簡單的共模控制輸入，特別是如果電源是通過堵頭或變壓器交流耦合的。在任何一種情況下，兩個非轉換輸入端上的共模輸入電壓對輸出端的增益為1，從而為單電源操作提供了簡單的共模控制。該配置中的OPA695將反饋限制在500Ω區域，以獲得最佳頻率響應。在射頻固定的情況下，輸入電阻可以調整到所需的增益，但也會改變輸入阻抗。該電路從輸入到輸出的高頻共模增益與信號增益相同。同樣，如果源可能包括不希望的共模信號，則可以在輸入端使用阻塞帽（用于低頻和直流共模）或變壓器耦合來拒絕該信號。典型特性中顯示的差分性能圖使用圖60的配置和輸入1:1的變壓器。圖60電路中的差分信號增益為：

使用這種配置可以抑制二次諧波，只留下三次諧波作為輸出SFDR的限制。逆變配置的較高轉換率還擴展了全功率帶寬和低互調失真的范圍，超過了圖59的電路可用的性能帶寬。典型特性表明，圖60的電路在AD＝10時工作，可傳送超過16 VPP的信號500 MHz–3 dB帶寬。使用方程式4，這意味著每個輸出的差動輸出轉換為18000 V/μs，或9000 V/μs。此輸出轉換率遠高于規定值，可能是由于差動試驗中使用的負載較輕。

這種反向輸入差分配置適用于高SFDR轉換器接口，特別是窄帶中頻通道。典型特性表明，在90mhz范圍內，2音、3階互調截距超過45dbm。雖然這些數據是在800Ω的負載下采集的，但截獲模型似乎適用于該電路，將功率電平視為50Ω。例如，在70兆赫時，差分典型特征圖顯示了48 dBm的截距。為了預測2音互調SFDR，假設2-VPP最大差分輸入轉換器低于滿標度包絡-1-dB，每個音調的測試功率電平將為9 dBm–6 dBm=3 dBm。將其放入截距方程中，得到：

單音失真數據顯示，在70 MHz時，2-VPP輸出到800Ω負載時，SFDR約為72 dB。放大器后面的一個適度的后濾波器可以減少這些諧波（第二次在140兆赫，第三次在210兆赫）到一個點，在一個70兆赫的中頻操作中，轉換器的全SFDR可以在85分貝的范圍內。

操作建議

設置電阻值以優化帶寬

電流反饋運算放大器，如OPA695，可以保持幾乎恒定的帶寬超過信號增益設置與適當的調整外電阻值。這表現在典型特征中。隨著小信號帶寬的增加，增益略有下降。這些曲線還表明，反饋電阻已經改變了每個增益設置。電流反饋運算放大器電路逆變側的電阻值可以被視為頻率響應補償元件，而它們的比值決定了信號增益。圖15顯示了OPA695小信號頻率響應分析電路。

這種電流反饋運算放大器模型的關鍵元素是：

•α⇒從非反轉輸入到反轉輸入的緩沖增益。

•RI⇒緩沖器輸出阻抗

•iERR⇒反饋錯誤電流信號

•Z（s）⇒從iERR到VO的頻率相關開環跨阻增益

緩沖器增益通常非常接近1.00，并且通常從信號增益考慮中被忽略。但是，它將為單個運算放大器差分放大器配置設置CMRR。對于緩沖增益α<1.0，CMRR=–20×log（1–α）。

緩沖區輸出阻抗RI是帶寬控制方程的一個關鍵部分。對于OPA695，對于±5-V操作，其典型值約為28Ω，對于單+5-V操作，通常為31Ω。

電流反饋運算放大器感測反相節點中的誤差電流（與電壓反饋運算放大器的差分輸入誤差電壓相反），并通過內部頻率相關的跨阻增益將其傳遞到輸出。典型特性表明這種開環跨阻響應。這類似于電壓反饋運算放大器的開環電壓增益曲線。發展圖64電路的傳遞函數得出等式9：

式中：

•NC=1+RF/RG=噪聲增益

這是以環路增益分析格式編寫的，其中由非無限開環增益引起的誤差以分母表示。如果Z（s）在所有頻率上都是無窮大，則方程9的分母將減小為1，分子中顯示的理想期望信號增益將達到。方程式9分母中的分數決定了頻率響應。方程10將其表示為回路增益方程：

如果在開環跨阻圖上疊加20×log（RF+NG×RI），兩者之差即為給定頻率下的環路增益。最終，Z（s）滾減到等于方程10的分母，此時環路增益減小到1（曲線相交）。等式9給出的放大器閉環頻率響應開始衰減，與電壓反饋運算放大器的噪聲增益等于開環電壓增益的頻率完全相似。不同之處在于，等式10分母中的總阻抗可與期望信號增益（或NG）分開控制。

OPA695經過內部補償，在±5-V電源的NG=8時，RF=402Ω的最大平坦頻率響應。計算方程7的分母（反饋跨阻）得出了663Ω的最佳目標。隨著信號增益的變化，NG×RI項在反饋跨阻中的貢獻也會發生變化，但通過調整RF可以使其保持不變。方程11給出了最佳射頻過信號增益的近似方程：

隨著期望信號增益的增加，這個方程最終將預測一個負的射頻。通過將RG保持在最小值10Ω，可以設置此調整的主觀限制。如果RF太低，較低的值將在輸入級和輸出級加載緩沖級，從而降低帶寬。圖62顯示了±5 V和單個+5 V操作的推薦RF與NG。方程8中使用的+5-V操作的最佳目標反饋阻抗為663Ω，而典型的緩沖器輸出阻抗為32Ω。所示的RF與gain的值大致等于用于生成典型特性曲線的值。在某些情況下，使用的值與此處顯示的值稍有不同，因為在典型特性中使用的值也對簡化分析中未考慮的板寄生進行校正，從而得出方程式11。圖62所示的值為需要帶寬優化和需要平坦頻率響應的設計提供了一個良好的起點。

輸入端的總阻抗可以調節閉環信號的帶寬。在逆變輸入和求和結之間插入一個串聯電阻會增加反饋阻抗（方程式10的分母），從而降低帶寬。OPA695的內部緩沖器輸出阻抗受源阻抗的輕微影響，而源阻抗是從非反轉輸入端向外看的。高源電阻增加RI，降低帶寬。對于那些通過高值電阻在非反相輸入處產生中點偏置的單電源應用，去耦電容器對于抑制電源紋波、非反相輸入噪聲電流分流和最小化圖61中RI的高頻值至關重要。

逆變反饋優化由于輸入端的阻抗匹配要求而變得復雜，如圖49所示。在這種情況下，必須使用表3中所示的電阻值。

輸出電流和電壓

OPA695提供的輸出電壓和電流能力與驅動雙端接50Ω線路相一致。對于增益為+8的100Ω負載（見圖48），總負載是100Ω負載和456Ω總反饋網絡阻抗的并聯組合。該82Ω負載需要不超過45 mA的輸出電流，以支持為100Ω負載規定的±3.7 V最小輸出電壓擺幅。這遠遠低于最小±90 mA規格。

上述規范雖然在行業中很熟悉，但分別考慮了電壓和電流限制。在許多應用中，與電路運行更相關的是電壓×電流或V-I乘積。參考圖21。此圖的X軸和Y軸分別顯示零電壓輸出電流限制和零電流輸出電壓限制。四個象限提供了OPA695輸出驅動器功能的更詳細的視圖。將電阻負載線疊加到圖上可以顯示特定負載的可用輸出電壓和電流。

最小規定輸出電壓和電流超溫是通過最壞情況下的模擬來設定的。只有在冷啟動時，輸出電流和電壓才會降低到規格表中所示的數值。當輸出晶體管提供功率時，結溫升高，降低VBE（增加可用輸出電壓擺幅）和增加電流增益（增加可用輸出電流）。在穩態運行中，由于輸出級結溫高于規定的最低工作環境溫度，因此可用的輸出電壓和電流始終大于超溫規范中所示的值。

為保持最大輸出級線性度，不提供輸出短路保護。這通常不是一個問題，因為大多數應用程序在輸出端包括一個串聯匹配電阻器，如果該電阻器的輸出端對地短路，則限制內部功耗。然而，在大多數情況下，將輸出引腳直接短接到相鄰的正極電源引腳上會損壞放大器。如果需要額外的短路保護，考慮電源線中的一個小串聯電阻器。在重輸出負載下，這減少了可用的輸出電壓擺幅。每根電源線中的一個5Ω串聯電阻器將輸出短路時的內部功耗限制在1W以下，而對于高達50mA的期望負載電流，可用輸出電壓擺幅僅為0.25V。始終將0.1-μF電源去耦電容器直接放置在這些電源限流電阻器之后的電源引腳上。

驅動電容性負載

容性負載是運算放大器最苛刻，也是最常見的負載條件之一。通常，電容性負載是A/D轉換器的輸入，包括額外的外部電容，這可能是改善A/D線性度的建議。像OPA695這樣的高速、高開環增益放大器，當電容性負載直接施加在輸出引腳上時，其穩定性和閉環響應峰值很容易降低。當考慮放大器的開環輸出電阻時，這種電容性負載會在信號通路中增加一個極點，從而降低相位裕度。有人提出了解決這個問題的幾種外部解決辦法。當主要考慮的是頻率響應平坦度、脈沖響應保真度和失真度時，最簡單和最有效的解決方案是通過在放大器輸出和電容性負載之間插入一個串聯的隔離電阻器來將電容性負載與反饋環隔離開。這并沒有從環路響應中消除極點，而是將其移位，并在更高頻率下加零。附加零位的作用是消除電容性負載極的相位滯后，從而增加相位裕度，提高穩定性。

典型特性顯示了推薦的RS與電容性負載以及負載下產生的頻率響應。大于2 pF的寄生電容性負載會開始降低OPA695的性能。長PCB軌跡、不匹配的電纜以及到多個設備的連接都可能超過此值。務必仔細考慮這種影響，并將推薦的串聯電阻器盡可能靠近OPA695輸出引腳（請參閱布局指南）。

失真性能

OPA695在±5-V電源的100Ω負載下具有良好的失真性能。與其他解決方案相比，OPA695在較高的頻率（>20mhz）下保持較低的失真。通常，在基波信號達到非常高的頻率或功率水平之前，二次諧波占主導地位，而三次諧波分量可以忽略不計。針對二次諧波，增加負載阻抗直接改善失真：總負載包括反饋網絡。在非反相配置中（見圖48），這是RF+RG的總和，而在反相配置中，這只是RF。此外，在電源引腳之間提供額外的電源去耦電容器（0.01μF）（用于雙極操作）可稍微改善二階失真（3db到6db）。

在大多數運算放大器中，增加輸出電壓擺幅直接增加諧波失真。典型的性能曲線顯示，2次諧波的增長率略低于預期的2倍速率，而3次諧波的增長率略低于預期的3倍速率。當測試功率加倍時，其與第二諧波之間的差值減小小于預期的6dB，而其與第三諧波之間的差值減小的幅度小于預期的12dB。

OPA695具有極低的三階諧波失真。這也提供了一個高2音調，3階互調截距，如典型特征曲線所示。當通過50Ω匹配電阻器驅動時，截距曲線定義在50Ω負載下，以允許與RF MMIC器件直接比較，并且顯示的兩個增益均為±8。在反轉模式下操作OPA695，截獲性能略有改善。輸出匹配電阻使從輸出引腳到負載的電壓擺幅衰減6分貝。如果OPA695直接驅動到高阻抗設備（例如ADC）的輸入端，則不會采用這種6-dB的衰減。在這些條件下，截距至少增加6 dBm。

截距預測了兩個近距離頻率的互調產物。如果兩個試驗頻率F1和F2是用平均頻率和δ頻率規定的，FO=（F1+F2）/2和ΔF=| F2–F1 |/2，兩個三階，在FO±3×ΔF處出現閉合雜散音調。兩個相等的測試音功率電平與這些互調雜散功率電平之間的差值由ΔdBc=2×（OP3–PO）得出，式中，OP3是從典型特性曲線獲得的截距，PO是兩個緊密間隔試驗頻率中的一個在50Ω負載下的功率電平，單位為dBm。例如，在50MHz，增益為–8時，OPA695在匹配的50Ω負載下截距為42dBm。如果兩個頻率的全包絡必須為2vpp，則要求每個音調為4dbm。然后，三階互調雜散音調低于測試音調功率電平（-72 dBm）2×（42–4）=76 dBc。如果同樣的2-VPP雙音包絡被直接傳送到ADC的輸入端，而沒有匹配損耗或50Ω網絡的負載，截距將至少增加到48dbm。在相同的信號和增益條件下，但現在直接驅動到輕負載中，則第三階雜散音調至少比以50 MHz為中心的4 dBm測試音調功率電平低2×（48–4）=88 dBc。測試表明，實際上，由于大多數adc的負載較輕，三階雜散電平要低得多。

噪聲性能

OPA695在電壓和電流噪聲項之間提供了一個極好的平衡，以實現低輸出噪聲。逆變電流噪聲（22pa/√Hz）低于大多數電流反饋運算放大器，而輸入電壓噪聲（1.8nv/√Hz）低于任何單位增益穩定的寬帶電壓反饋運算放大器。這種低輸入電壓噪聲是以較高的非轉換輸入電流噪聲（18pa/√Hz）為代價實現的。只要從非交換節點向外看的交流源阻抗小于50Ω，該電流噪聲對總輸出噪聲的貢獻不大。運算放大器的輸入電壓噪聲和兩個輸入電流噪聲項結合在一起，可在各種工作條件下產生低輸出噪聲。圖63顯示了包含所有噪聲項的運算放大器噪聲分析模型。在這個模型中，所有的噪聲項都被認為是噪聲電壓或電流密度項，單位為nV/√Hz或pA/√Hz。

總輸出斑點噪聲電壓可以計算為所有平方輸出噪聲電壓貢獻者和的平方根。方程式12顯示了輸出噪聲電壓的一般形式，使用圖59所示的術語。

將該表達式除以噪聲增益（NG=（1+RF/RG））得到非反轉輸入處的等效輸入參考點噪聲電壓，如等式13所示：

對圖48中所示的OPA695電路和元件值的這兩個方程進行評估，得出總輸出點噪聲電壓為18.7 nV/√Hz，總等效輸入點噪聲電壓為2.3 nV/√Hz。總輸入參考點噪聲電壓高于僅運算放大器電壓噪聲的1.8-nV/√Hz規范。這反映了由反向電流噪聲乘以反饋電阻而增加到輸出的噪聲。如果反饋電阻在高增益配置中減小（如前所述），則公式13給出的總輸入參考電壓噪聲接近運算放大器本身的1.8 nV/√Hz。例如，增益為+20（使用RF=200Ω）時，輸入參考噪聲的總值為2.0 nV/√Hz。

有關運算放大器噪聲計算的更完整討論，請參閱TI應用說明，SBOA066，高速運算放大器的噪聲分析。

直流精度和偏移控制

像OPA695這樣的電流反饋運算放大器在高增益下提供了卓越的帶寬，提供了快速的脈沖穩定，但只有中等的直流精度。典型的技術指標顯示了一個可與高速電壓反饋放大器相媲美的輸入偏置電壓；然而，兩個輸入偏置電流稍高且不匹配。雖然偏置電流抵消技術對大多數電壓反饋運算放大器是有效的，但它們通常不會降低寬帶電流反饋運算放大器的輸出直流偏移。由于兩個輸入偏置電流的大小和極性都是不相關的，匹配每個輸入端的源阻抗以減少它們對輸出端的誤差貢獻是無效的。使用最壞情況下+25°C輸入偏置電壓和兩個輸入偏置電流評估圖48的配置，得出最壞情況下的輸出偏置范圍等于：

式中：

•NG=非轉換信號增益

= ±(8 × 3.0 mV) ± (30 μA × 25 Ω × 8) ±(402 Ω × 60 μA)

= ±24 mV ± 1.6 mV ± 24 mV

= ±54 mV

通常需要微調輸出偏移零點或直流工作點調整。在運算放大器電路中引入直流偏移控制有許多技術。大多數簡單的調整技術都不能校正溫度漂移。

停電操作

OPA695提供可選的電源關閉功能，可用于降低系統功率。如果V數字化信息系統控制引腳未連接，OPA695工作正常。此關閉僅用作省電功能。前向路徑隔離對小信號有效。不能保證大信號隔離。不建議使用此功能將兩個或多個輸出多路復用在一起。施加在關機輸出級上的大信號會打開寄生器件，降低所需信道的信號線性度。

從關機狀態開始，開啟時間很快，通常<60 ns。關斷時間很大程度上取決于外部電路配置，但對于圖48中的電路，通常為200 ns。

要關閉，控制引腳必須斷言為低。此邏輯控制參考正電源，如圖64的簡化電路所示。

在正常運行中，通過120-kΩ電阻器向Q1提供基極電流，而通過8-kΩ電阻器的發射極電流會產生一個不足以使Q1發射極中的兩個二極管打開的電壓降。當電流拉低時，額外的電流通過8-kΩ電阻器，最終接通這兩個二極管（≈180μA）。在這一點上，任何進一步的電流從VDIS中抽出 通過那些二極管保持發射極基極電壓Q1約為0伏。這切斷了集電極電流Q1，關閉放大器。關機模式下的電源電流僅為運行圖64所示電路所需的電流。

禁用時，輸出和輸入節點將進入高阻抗狀態。如果OPA695在+1的增益下工作，則輸出端將顯示非常高的阻抗（3pf | | 1MΩ）和異常的信號隔離。如果在大于+1的增益下工作，總反饋網絡電阻（RF+RG）顯示為回望輸出的阻抗，但電路仍將顯示非常高的正向和反向隔離。如果配置為逆變放大器，輸入和輸出通過反饋網絡電阻（RF+RG）連接，從而提供相對較差的輸入輸出隔離。

熱分析

OPA695在大多數應用中不需要外部散熱。最大期望結溫設置如下所述的最大允許內部功耗。在任何情況下，最高結溫不得超過150℃。

工作結溫度（TJ）由TA+PD×θJA給出。總內部功耗（PD）是靜態功率（PDQ）和輸出級（PDL）消耗的附加功率之和。靜態功率就是指定的空載供電電流乘以整個部件的總供電電壓。PDL取決于所需的輸出信號和負載。然而，對于接地電阻負載，當輸出固定在等于任一電源電壓的一半（對于相等的雙極性電源）時，PDL將處于最大值。在此條件下，PDL=vs2/（4×RL），其中RL包括反饋網絡負載。

注意，決定內部功耗的是輸出級的功率而不是負載。

作為絕對最壞情況的例子，使用圖48電路中的OPA695IDBV（SOT23-6封裝）計算最大TJ，該電路在最大規定環境溫度+85°C下運行，并驅動接地100Ω負載。

此最高工作結溫度遠低于大多數系統級目標。由于在該計算中假設了絕對最壞情況下的輸出級功率，因此大多數應用都較低。

典型應用

設計要求

聲表面波濾波器緩沖器

中頻帶的一個常見要求是用足夠的增益緩沖混頻器的輸出，以恢復窄帶SAW濾波器的插入損耗。圖65顯示了驅動聲表面波濾波器的一種可能的配置。圖53顯示了50Ω負載下的截距。該電路在電壓增益為–8 V/V的逆變模式下工作，使用增益設置電阻器提供50Ω的輸入匹配，具有針對最大帶寬（在本例中為700 MHz）優化的反饋，并通過50Ω的輸出電阻在SAW濾波器的輸入端進入匹配網絡。如果聲表面波濾波器的插入損耗為12分貝，則在聲表面波濾波器的通帶中，在聲表面波輸出端（可能是下一個中頻放大器或混頻器的輸入阻抗）的50Ω負載的凈增益為0分貝。在這個應用中使用OPA695將第一混頻器與SAW濾波器的阻抗隔離，并在SAW濾波器帶寬中提供非常低的二階、三階雜散電平。反向操作可提供最寬的帶寬，最大增益為–12V/V（15.6dB）。無反轉操作在增益設置高于此值時提供了更高的帶寬，但也會略微降低截獲和噪聲系數性能。

詳細設計程序

設計過程從計算所需的信號增益和信號擺幅開始。一旦確定了增益和擺幅要求，就要選擇合適的放大器和所需的電源電壓。由于輸入阻抗為50Ω，增益和輸入阻抗要求反饋電阻值為400Ω。

在此應用中，電源電壓為12 V單端。為了提供適當的直流工作點，有必要對非逆變輸入施加一個中間電源電壓。這是通過使用一個電阻分壓器來實現的，該分壓器由兩個1%精度的5kΩ電阻器和兩個陶瓷旁路電容器組成。這些元件為非逆變輸入提供準確的低交流阻抗參考電壓。逆變輸入只需要一個交流耦合電容器，將6V工作電壓與信號源隔離。在本例中，使用陶瓷1000 pF電容器。

圖65所示電路的輸出電阻值為50Ω。該電阻器需要調整以適應聲表面波輸入阻抗。可能還需要額外的信用證部件，更多細節請參考鋸制造商的設計指南。

應用曲線

電源建議

高速放大器需要低電感電源線和低ESR旁路電容器。在可能的情況下，必須在印刷電路板設計中同時使用電源和接地層，并且電源平面必須與電路板疊層中的接地層相鄰。電源電壓必須以期望的放大器輸出電壓為中心，因此對于接地參考輸出信號，需要分路供電。電源電壓必須在5 V到12 V之間。

布局

布局指南

要獲得最佳的性能與高頻放大器如OPA695需要仔細注意板布局寄生和外部元件類型。優化性能的建議包括：

•將所有信號輸入/輸出引腳對任何交流接地的寄生電容降至最低。輸出和逆變輸入引腳上的寄生電容會導致不穩定；在非逆變輸入端，寄生電容會與源阻抗發生反應，導致無意的帶寬限制。為了減少不必要的電容，信號I/O管腳周圍的一個窗口必須在這些引腳周圍的所有地面和電源平面上打開。否則，地面和動力飛機必須在飛機上的其他地方完好無損。

•將電源引腳與高頻0.1-μF去耦電容器之間的距離（<0.25“）減至最小。在設備引腳處，接地和電源平面布局不得靠近信號輸入/輸出引腳。避免狹窄的電源和接地痕跡，以盡量減少引腳和去耦電容器之間的電感。電源連接必須始終與這些電容器斷開連接。兩個電源之間的可選電源去耦電容器（用于雙極操作）提高了2ndharmonic失真性能。主電源引腳上還必須使用較大的（2.2μF至6.8μF）去耦電容器，在較低頻率下有效。這些可以放置在離設備稍遠的地方，并且可以在PCB的相同區域中的多個設備之間共享。

•仔細選擇和放置外部組件將保持OPA695的高頻性能。電阻器必須是低電抗類型。表面貼裝電阻工作最好，并允許更緊湊的整體布局。金屬膜和碳組成，軸向引線電阻也能提供良好的高頻性能。使其引線和PCB跟蹤長度盡可能短。切勿在高頻應用中使用線繞式電阻器。因為輸出管腳和逆變輸入管腳對寄生電容最敏感，所以始終將反饋和串聯輸出電阻（如有）盡可能靠近輸出管腳。其他網絡元件，如非轉換輸入端接電阻器，也必須放在靠近封裝的地方。如果允許雙面元件安裝，將反饋電阻器直接放置在電路板另一側的封裝下方，位于輸出和反向輸入引腳之間。頻率響應主要由反饋電阻值決定。增加它的值會減少帶寬，而減小它會產生更高的峰值頻率響應。402Ω反饋電阻器（在典型的性能規范中使用，增益為±5-V電源的+8）是一個很好的設計起點。注意，單位增益跟隨器應用需要523Ω反饋電阻，而不是直接短路。電流反饋運算放大器需要一個反饋電阻，即使在單位增益跟隨器配置，以控制穩定性。

•與板上其他寬帶設備的連接可以通過短的直接記錄道或通過板載傳輸線進行。對于短連接，將跟蹤和下一個設備的輸入視為集中電容負載。必須使用相對較寬的跡線（50密耳至100密耳），最好在地面和動力飛機周圍打開。從圖40的曲線圖中估計總電容負載并設置RS。低寄生電容性負載（<5 pF）可能不需要RS，因為OPA695名義上是補償的，可以在2-pF寄生負載下工作。如果需要較長的記錄道，并且雙端接傳輸線固有的6-dB信號損耗是可接受的，則使用微帶線或帶狀線技術來實現匹配阻抗傳輸線（請參閱有關微帶和帶狀線布局技術的ECL設計手冊）。在船上通常不需要50Ω的環境。事實上，高阻抗環境改善了失真，如失真與負載曲線所示。定義了特性電路板跟蹤阻抗（基于電路板材料和跡線尺寸），使用匹配的串聯電阻器從OPA695的輸出端進入跟蹤。在目的地裝置的輸入端也使用端接分流電阻器。記住，終端阻抗將是并聯電阻和目標設備輸入阻抗的并聯組合；必須設置總有效阻抗以匹配跟蹤阻抗。OPA695的高輸出電壓和電流能力允許多個目的地設備被作為單獨的傳輸線來處理，每一個都有自己的串聯和并聯終端。如果雙端接傳輸線的6-dB衰減不可接受，則長記錄道只能在源端串聯端接。在這種情況下，將跟蹤視為電容性負載，并設置串聯電阻值，如圖40所示。這將無法保持信號完整性以及雙端接線路。如果目的設備的輸入阻抗較低，則由于串聯輸出形成的分壓器進入終端阻抗，會有一些信號衰減。

•不建議將OPA695這樣的高速零件套入。插座引入的額外引線長度和引腳頂部電容會產生麻煩的寄生網絡，幾乎不可能實現平滑、穩定的頻率響應。將OPA695直接焊接到電路板上可獲得最佳效果。

輸入和ESD保護

OPA695是用一種非常高速的互補雙極工藝制造的。對于這些小型幾何器件，內部結擊穿電壓相對較低。這些故障反映在報告絕對最大±6.5 V電源的絕對最大額定值中。所有設備引腳都有有限的ESD保護，使用內部二極管到電源，如圖67所示。

這些二極管還提供適度的保護，以輸入高于電源的過驅動電壓。保護二極管通常可支持30毫安的連續電流。如果可能有更高的電流（例如，在帶有±15-V電源部件的系統中驅動至OPA695），則必須在兩個輸入端添加限流串聯電阻器。保持這些電阻值盡可能低，因為高值會降低噪聲性能和頻率響應。

布局示例

如布局指南和圖68所示，輸入端接電阻器、輸出電阻器和旁路電容器必須靠近放大器。電源和接地板放在放大器下面，但必須從輸入和輸出引腳下拆下，如圖68所示。

　　安芯科創是一家國內芯片代理和國外品牌分銷的綜合服務商,公司提供芯片ic選型、藍牙WIFI模組、進口芯片替換國產降成本等解決方案,可承接項目開發,以及元器件一站式采購服務,類型有運放芯片、電源芯片、MO芯片、藍牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍牙模組、WI模組及各類模組等電子元器件銷售。（關于元器件價格請咨詢在線客服黃經理：15382911663）

　　代理分銷品牌有：ADI_亞德諾半導體/ALTBRA_阿爾特拉/BARROT_百瑞互聯/BORN_伯恩半導體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導體/HDSC_華大半導體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國民技術/NEXPERIA_安世半導體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導體/TD_TECHCODE美國泰德半導體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責聲明：部分圖文來源網絡，文章內容僅供參考，不構成投資建議，若內容有誤或涉及侵權可聯系刪除。